-
公开(公告)号:CN103180491B
公开(公告)日:2016-02-17
申请号:CN201080067947.4
申请日:2010-09-25
Applicant: 叶志镇
CPC classification number: H01L21/02565 , C23C16/407 , C30B25/02 , C30B29/16 , H01L21/02554 , H01L21/02579 , H01L21/0262 , H01L29/227
Abstract: 本发明公开了一种p型ZnO基材料的制备方法,该方法在金属有机化学气相沉积设备系统中进行,该方法将衬底表面清洗后放入金属有机化学气相沉积系统的生长室中,生长室抽真空至10-3~10-4Pa,加热衬底至200~700℃,输入有机锌源、有机钠源和氧气,在衬底上沉积p型ZnO基材料;Na掺杂能够大大提高ZnO基材料中的空穴浓度以及p型稳定性,采用Na掺杂技术结合MOCVD设备,可制备具有良好晶体质量和优良电学、光学性能的p型ZnO基材料;本发明采用环戊二烯基钠等类似有机物作为钠掺杂的金属有机源,可实现工业化生产Na掺杂p型ZnO基材料应用。
-
公开(公告)号:CN100360721C
公开(公告)日:2008-01-09
申请号:CN02807865.9
申请日:2002-03-20
Applicant: 日矿金属株式会社
IPC: C30B29/48
CPC classification number: C30B29/48 , C30B23/002 , C30B25/02 , H01L21/02411 , H01L21/0248 , H01L21/02554 , H01L21/0256 , H01L21/02562 , H01L21/02568 , H01L21/02576 , H01L21/02579 , H01L21/0262 , H01L21/02623 , H01L21/02631 , H01L29/227 , H01L33/285
Abstract: 本发明是关于制造载流子浓度高、而且低电阻的n型ZnTe系化合物半导体单晶的方法和ZnTe系化合物半导体单晶、以及使用该ZnTe系化合物半导体作为基体而制造的半导体器件。具体地说,其特征是,将ZnTe系化合物半导体的导电型控制成第1导电型的第1掺杂剂和将导电型控制成与上述第1导电型不同的第2导电型的第2掺杂剂,以上述第2掺杂剂的原子个数比上述第1掺杂剂的原子个数少地被同时掺杂。按照本发明,在以比以往少的掺杂量就能够达到所希望的载流子浓度同时,能够提高所得到的晶体中的结晶性。
-
公开(公告)号:CN1998068A
公开(公告)日:2007-07-11
申请号:CN200580016180.1
申请日:2005-05-17
Applicant: NM斯平特罗尼克公司
IPC: H01L21/24 , H01L21/324 , H01L29/66
CPC classification number: H01L29/227 , H01F1/0009 , H01F1/404 , H01F1/407 , H01F10/193 , H01L43/10
Abstract: 本发明提供一种半导体材料、制造该材料的方法、以及应用该材料的方式,其中所述材料被掺杂以Cu或CuO,且至少在-55℃和125℃之间范围的一温度下是铁磁的。通常,所述材料可包括GaP或GaN。
-
公开(公告)号:CN107980174A
公开(公告)日:2018-05-01
申请号:CN201680039400.0
申请日:2016-11-23
Applicant: 深圳市柔宇科技有限公司
Inventor: 李文辉
IPC: H01L27/12
CPC classification number: H01L21/77 , H01L27/12 , H01L29/227
Abstract: 一种TFT阵列基板及其制作方法,包括,在基板(10)上依次形成栅极(11)、绝缘层(12)及氧化物导体层(13);其中氧化物层正投影于该栅极;在该氧化物导体层上依次形成蚀刻阻挡层(14)及第二金属层(15);图案化该第二金属层形成沟道(151);对与该沟道相对位置的氧化物导体层区域处理,形成半导体沟道。
-
公开(公告)号:CN1500160A
公开(公告)日:2004-05-26
申请号:CN02807865.9
申请日:2002-03-20
Applicant: 株式会社日矿材料
IPC: C30B29/48
CPC classification number: C30B29/48 , C30B23/002 , C30B25/02 , H01L21/02411 , H01L21/0248 , H01L21/02554 , H01L21/0256 , H01L21/02562 , H01L21/02568 , H01L21/02576 , H01L21/02579 , H01L21/0262 , H01L21/02623 , H01L21/02631 , H01L29/227 , H01L33/285
Abstract: 本发明是关于制造载流子浓度高、而且低电阻的n型ZnTe系化合物半导体单晶的方法和ZnTe系化合物半导体单晶、以及使用该ZnTe系化合物半导体作为基体而制造的半导体器件。具体地说,其特征是,将ZnTe系化合物半导体的导电型控制成第1导电型的第1掺杂剂和将导电型控制成与上述第1导电型不同的第2导电型的第2掺杂剂,以上述第2掺杂剂的原子个数比上述第1掺杂剂的原子个数少地被同时掺杂。按照本发明,在以比以往少的掺杂量就能够达到所希望的载流子浓度同时,能够提高所得到的晶体中的结晶性。
-
公开(公告)号:CN107425049A
公开(公告)日:2017-12-01
申请号:CN201710367112.4
申请日:2017-05-23
Applicant: 华南理工大学
IPC: H01L29/06 , H01L29/221 , H01L29/227 , H01L29/24 , H01L29/786 , H01L21/34
CPC classification number: H01L29/0603 , H01L29/221 , H01L29/227 , H01L29/24 , H01L29/66969 , H01L29/78606 , H01L29/7869
Abstract: 本发明属于薄膜晶体管技术领域,公开了一种类岛状电子传输的薄膜晶体管及制备方法。所述薄膜晶体管由衬底上依次设置的栅极、栅极绝缘层、有源层和源漏电极构成;所述有源层为非连续的类岛状TCO薄膜和低载流子浓度材料薄膜组成的叠层结构,其中低载流子浓度材料薄膜连接相邻两个类岛状TCO薄膜,形成一个导电通道。本发明采用非连续的类岛状TCO薄膜能够有效降低其导电性,而低载流子的薄膜连接两个相邻TCO薄膜,使电子能够在相邻晶粒间有效传输并且维持一个理想的关态电流。
-
公开(公告)号:CN103840052B
公开(公告)日:2017-03-01
申请号:CN201310596775.5
申请日:2013-11-22
Applicant: 乐金显示有限公司
CPC classification number: H01L29/225 , B82Y10/00 , B82Y15/00 , B82Y20/00 , H01L21/02557 , H01L21/02601 , H01L29/0665 , H01L29/0669 , H01L29/0673 , H01L29/125 , H01L29/127 , H01L29/22 , H01L29/227 , H01L33/285 , H01L51/502
Abstract: 本发明涉及一种量子棒及其制造方法,所述量子棒包括:具有棒状的ZnS半导体颗粒的芯;和过渡金属,所述过渡金属被用来掺杂所述芯,并且偏向所述芯长度方向的一侧。
-
公开(公告)号:CN106057908A
公开(公告)日:2016-10-26
申请号:CN201610565701.9
申请日:2016-07-15
Applicant: 浙江大学
IPC: H01L29/786 , H01L29/227 , H01L21/34
CPC classification number: H01L29/7869 , H01L29/227 , H01L29/66969 , H01L29/78696
Abstract: 本发明公开了一种Ag纳米线和ZnO纳米晶复合沟道的多功能光电薄膜晶体管,依次有低阻Si、SiO2绝缘层、Ag纳米线层、ZnO纳米晶层和Al电极。其制备方法如下:先采用浸渍提拉镀膜技术在Si/SiO2上制备Ag纳米线,再在Ag纳米线上旋涂ZnO纳米晶的分散相,退火后镀上Al电极完成该器件的制作。该器件退火后Ag纳米线中部分Ag扩散进入ZnO中取代Zn的晶格位置,使ZnO转变为p型导电,形成p型TFTs器件;同时该器件对365nm的紫外光具有响应。因此,该TFT不仅可以通过栅压调控,还可通过紫外光控制其开关。本发明在紫外探测器、紫外光控开关、光敏晶体管等光电器件领域具有重要的应用价值。
-
公开(公告)号:CN103840011A
公开(公告)日:2014-06-04
申请号:CN201410066494.3
申请日:2014-02-26
Applicant: 华中科技大学
IPC: H01L29/786 , H01L29/227 , H01L29/22 , H01L21/34
CPC classification number: H01L29/7869 , H01L29/22 , H01L29/227 , H01L29/66742
Abstract: 本发明公开了一种氧化锌基非晶氧化物半导体薄膜晶体管及其制造方法。该晶体管包括衬底、栅极、栅绝缘层、有源层、源极和漏极;栅极于衬底上形成,栅绝缘层覆盖栅极和衬底,有源层于栅绝缘层上形成,与栅极对应,源极和漏极分别覆盖有源层的两端;有源层为掺X和Y的氧化锌基非晶氧化物半导体,随着与栅绝缘层距离的增大,X的含量逐渐降低,Y的含量逐渐升高,其中,X为Cd、In、Sn、Sb、Ti、Pb和As中的一种,Y为Ga、Al、Hf、Ge、Ca和Cu中的一种。本发明能有效提高器件的迁移率和工作电流,减小器件的阈值电压漂移,降低器件受工艺、光照及外界气体的影响,并提高器件的机械稳定性。
-
公开(公告)号:CN104766892A
公开(公告)日:2015-07-08
申请号:CN201510158994.4
申请日:2015-04-03
Applicant: 北京大学
IPC: H01L29/786 , H01L29/227 , H01L21/34
CPC classification number: H01L29/786 , H01L29/1033 , H01L29/227 , H01L29/66772 , H01L29/7869
Abstract: 本发明提供了一种薄膜晶体管及其制备方法,属于半导体行业、平板显示领域。本发明的核心在于采用掺钙的氧化锌半导体材料作为薄膜晶体管的导电沟道层,制备的半导体薄膜晶粒尺寸低于20nm,且分布均匀,属于纳米晶氧化物半导体。这种工艺方法具有步骤简单,制造成本低廉,均匀性好,用于低温工艺,对提高薄膜晶体管器件的性能具有积极效果,改善了器件的迁移率、开关比、阈值电压、亚阈摆幅等方面的性能,适用于透明显示和柔性显示技术。
-
-
-
-
-
-
-
-
-