-
公开(公告)号:CN105938818B
公开(公告)日:2019-07-09
申请号:CN201610121356.X
申请日:2016-03-03
申请人: 国际商业机器公司
IPC分类号: H01L23/31 , H01L23/367 , H01L21/50 , H01L21/56
CPC分类号: H05K1/0203 , H01L23/36 , H01L23/3672 , H01L23/3675 , H01L23/373 , H01L23/3736 , H01L23/42 , H01L23/433 , H01L23/57 , H05K3/30 , H05K5/0208 , H05K5/03 , H05K5/065 , H05K7/1427 , H05K7/20436 , H05K13/00 , Y10T29/4913 , Y10T29/49137
摘要: 本发明涉及用于具有传热元件的电子封装体的方法和系统。提供一种具有增强的热耗散能力的电子封装体。该电子封装体包括多个电子部件,以及所述电子部件位于其中的外壳。该外壳包括覆盖在所述电子部件上方的导热盖。至少一个传热元件与所述导热盖耦接或一体,并且位于所述盖的主表面与所述多个电子部件中的至少一个相应电子部件之间。热界面材料被设置在一个或多个所述传热元件与一个或多个相应电子部件之间,并且便于热量通过所述一个或多个传热元件从所述一个或多个电子部件传导到所述导热盖。所述导热盖便于所传递的热量例如通过周围的篡改响应传感器和/或周围的密封体向外传播和耗散。
-
公开(公告)号:CN108091635A
公开(公告)日:2018-05-29
申请号:CN201710370417.0
申请日:2017-05-23
申请人: 意法半导体(鲁塞)公司
IPC分类号: H01L23/528
CPC分类号: H01L23/57 , H01L21/56 , H01L21/76807 , H01L21/76834 , H01L21/76877 , H01L21/76888 , H01L23/28 , H01L23/5226 , H01L23/528 , H01L23/53228 , H01L23/53295 , H01L23/573
摘要: 本发明涉及一种用于形成电中断的方法和一种集成电路。该集成电路包括互连部分(PITX),该互连部分包括:位于由绝缘包封层(C1)覆盖的下金属化层级(Mn)与上金属化层级(Mn+1)之间的至少一个通孔层级(Vn);以及至少一个电中断(C10),该至少一个电中断在该通孔层级的至少第一通孔(V1)与该下金属化层级的至少第一轨(P1)之间,位于该包封层(C1)的层级处。
-
公开(公告)号:CN108027893A
公开(公告)日:2018-05-11
申请号:CN201680051979.2
申请日:2016-08-09
申请人: 捷德移动安全有限责任公司
IPC分类号: G06K19/073 , H01L23/00 , G07F7/08 , G06K19/077
CPC分类号: G06K19/07372 , G06K19/0717 , G06K19/07701 , G07F7/082 , H01L23/57
摘要: 本发明涉及一种便携式数据载体,特别是芯片卡。根据本发明的该便携式数据载体包括一个或多个传感器(3、4),其分别设计成用于通过感测测量值来检测所述便携式数据载体(1)的表面的暴露作为检测事件。此外,根据本发明的该便携式数据载体还包括一个或多个输出装置(5、6),用于输出可被用户察觉的信号。根据本发明的该便携式数据载体(1)的特征在于,根据本发明的该便携式数据载体设计成如果满足检测标准时经由所述一个或多个输出装置(5、6)输出信号,其中如果由所述传感器(3)中的至少一部分检测到所述检测事件时满足所述检测标准。
-
公开(公告)号:CN103582298A
公开(公告)日:2014-02-12
申请号:CN201310320034.4
申请日:2013-07-26
申请人: 德昌电机(深圳)有限公司
发明人: 文森特·丹尼尔·吉恩·沙特 , 多米尼克·约翰·沃德 , 马丁·华莱士·埃特蒙德 , 章立冰
IPC分类号: H05K1/16
CPC分类号: H01L23/57 , G06F21/87 , G08B13/242 , G08B13/2437 , H01L23/573 , H01L23/576 , H01L2924/0002 , H01L2924/00
摘要: 本发明涉及恶意干扰检测装置,提供一种用于保护具有粘合面的电子部件的安全保护装置,包括具有背对而设的第一侧和第二侧的基板。第一安全屏设于基板的第一侧之上,包括第一屏端子对以及第一屏端子对之间的第一导电轨迹;第二安全屏与第一安全屏层叠,包括第二屏端子对以及第二屏端子对之间的第二导电轨迹。粘合剂层设于第二安全屏的基板一侧之上并粘结第二安全屏与电子部件的粘合面。本发明还提供一种用于保护具有报警电路的设备的安全保护装置。
-
公开(公告)号:CN101828261B
公开(公告)日:2012-05-23
申请号:CN200880111860.5
申请日:2008-10-16
申请人: NXP股份有限公司
发明人: 维克托·泽尔恩 , 罗伯图斯·A·M·沃尔特斯
IPC分类号: H01L23/58
CPC分类号: H01L23/57 , H01L2224/48091 , H01L2224/48247 , H01L2224/73265 , H01L2924/12032 , H01L2924/1305 , H01L2924/13091 , H01L2924/30107 , H01L2924/3011 , H01L2924/3025 , H01L2924/00014 , H01L2924/00
摘要: 本发明涉及一种包括具有第一侧和相对的第二侧的衬底的集成电路。在衬底的第一侧(S1)上设置电路(EC),其中该电路(EC)包括至少一个磁场传感器(Snsr1,Snsr2,Snsr3,Snsr4)。该集成电路还包括通过采用晶片级类型沉积处理步骤,在衬底(SUB)的第二侧(S2)上设置的可磁化区(MR)。可磁化区(MR)的磁矩配置成用于产生在至少一个磁场传感器(Snsr,Snsr1,Snsr2,Snsr3,Snsr4)的位置可检测的磁场(H1,H2)。本集成电路构成了一个非常简单的结构,并且实现了高度小型化的解决方案,由于缩小了尺寸很适合用于银行卡。尝试从其环境(例如银行卡)去除根据本发明的集成电路会造成可磁化区(MR)损坏(部分去除)或者甚至完全去除。本发明提供了抵御外来攻击的第一级安全。本发明的实施例提供了更高的安全级别。阐述了可以有利地集成在该集成电路中的各种磁场传感器。本发明也涉及设置有这种集成电路的卡。按照本发明的设计的卡更加安全。本发明还涉及初始化这种集成电路的方法以及检验这种集成电路真实性的方法。
-
公开(公告)号:CN107546195A
公开(公告)日:2018-01-05
申请号:CN201710507626.5
申请日:2017-06-28
申请人: 通用电气公司
IPC分类号: H01L23/31 , H01L21/56 , H01L23/498
CPC分类号: H01L23/5389 , B81C1/00246 , B81C2203/0735 , G02B6/4201 , G06K19/07745 , H01L23/34 , H01L23/5227 , H01L23/5228 , H01L23/5384 , H01L23/5386 , H01L23/57 , H01L23/58 , H01L24/02 , H01L24/19 , H01L24/20 , H01L25/16 , H01L27/0694 , H01L2223/54446 , H01L2224/02371 , H01L2224/02375 , H01L2224/04105 , H01L2224/06181 , H01L2224/2518 , H01L2224/32225 , H01L2224/83192 , H01L2224/92144 , H01L2924/14 , H01L2924/1434 , H01L2924/1461 , H01L2924/19015 , H01L2924/19041 , H01L2924/19042 , H01L2924/19043 , H01L2924/19104
摘要: 本发明涉及一种用于半导体芯片封装件的晶粒,其包括第一表面,第一表面包括形成在其中的集成电路。晶粒还包括与第一表面相反的背侧表面。背侧表面具有限定背侧表面的基本平面区域的总表面面积。晶粒还包括形成在背侧表面上的至少一个装置。至少一个装置包括从至少一个装置延伸超过总表面面积的至少一个延伸部。
-
公开(公告)号:CN104659020A
公开(公告)日:2015-05-27
申请号:CN201410641484.8
申请日:2014-11-13
申请人: 恩智浦有限公司
发明人: 迈克尔·安东尼·阿曼德·因赞特 , 菲特·霍恩·恩古耶恩
IPC分类号: H01L23/538 , H01L21/768
CPC分类号: H01L23/564 , G06F21/55 , G06F21/73 , H01L21/76838 , H01L23/535 , H01L23/57 , H01L23/576 , H01L2924/0002 , H04L9/0866 , H04L9/3278 , H01L2924/00
摘要: 本发明涉及一种结合随机化的互连层的电子设备和制造该电子设备的方法。在一个实例中,该电子设备包括:随机化的互连层,随机化的互连层具有通过蚀刻异质层形成的随机化的导电图案;和感测电路,感测电路被电耦合到随机化的互连层,以检测随机化的导电图案。在另一个实例中,制造该电子设备的方法包括:靠近硅衬底形成一组电极;将异质层的元素沉积到衬底上;蚀刻异质层以形成随机化的导电图案;以及将电极电耦合到感测电路和随机化的导电图案。
-
公开(公告)号:CN103246553A
公开(公告)日:2013-08-14
申请号:CN201310121624.4
申请日:2013-04-09
申请人: 北京兆易创新科技股份有限公司
CPC分类号: G11C16/10 , G11C5/04 , G11C16/26 , H01L23/49838 , H01L23/57 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/85 , H01L25/0657 , H01L25/18 , H01L25/50 , H01L2224/05554 , H01L2224/451 , H01L2224/48145 , H01L2224/48227 , H01L2224/4911 , H01L2224/49171 , H01L2225/06506 , H01L2225/0651 , H01L2225/06568 , H01L2924/00014 , H01L2924/1438 , H01L2224/43 , H01L2924/00012
摘要: 本发明提供了一种增强型Flash芯片和一种芯片封装方法,所述Flash芯片包括:封装在一起的FLASH和应答保护单调计数器RPMC;所述FLASH和所述RPMC各自还包括第一内部IO引脚和/或第二内部IO引脚;所述FLASH和/或RPMC上还设置有跳线窗口,所述跳线窗口的一端与所述FLASH和/或RPMC的第一内部IO引脚互联,所述跳线窗口的另一端与所述RPMC和/或FLASH的第一内部IO引脚互联;所述FLASH的第二内部IO引脚与所述RPMC的第二内部IO引脚互连。本发明提供的Flash芯片有效降低了设计复杂度,降低了芯片制造成本,而且避免了芯片封装中的引线交叉,提高了芯片封装的良率。
-
公开(公告)号:CN100576508C
公开(公告)日:2009-12-30
申请号:CN200410057877.0
申请日:2004-08-20
申请人: 夏普株式会社
发明人: 逸见卓也
IPC分类号: H01L21/822 , H01L23/58 , H01L27/04 , H01L21/3205
CPC分类号: H01L23/57 , H01L23/5225 , H01L23/552 , H01L2224/16145 , H01L2924/13091
摘要: 在具有用与半导体衬底(4)和层间绝缘膜(7)中的至少某一方的热膨胀系数不同的材料形成的屏蔽膜(1)的半导体集成电路(100)中,屏蔽膜(1)具有屏蔽部(9)和开口部(12),此外,被屏蔽部(9)包围了其周围的独立开口部(12a)和被开口部(12)包围了其周围的独立屏蔽部(11)中的至少某一方存在多个,分散配置在芯片的整个表面上。或者,在通过屏蔽屏蔽部(9)内的电路元件(21)和电路布线(16)的部分的与上述半导体衬底(4)的表面(4a)平行的任意的直线上开口部(12)存在多个。
-
公开(公告)号:CN1675768A
公开(公告)日:2005-09-28
申请号:CN03819383.3
申请日:2003-07-01
申请人: 皇家飞利浦电子股份有限公司
发明人: A·C·L·希斯塞斯
IPC分类号: H01L23/544 , H01L23/58
CPC分类号: H01L23/57 , H01L23/544 , H01L2223/5444 , H01L2924/0002 , H01L2924/00
摘要: 根据本发明的集成电路(1)包括一组单元(10),每一单元(11、13、15、19)包括具有器件参数的电子器件(20),该器件参数的参数值为随机参数变化的函数。该组单元(10)包括具有第一随机参数变化的第一子组(12)的识别单元(13);和第二子组(14)的单元(11、15、19),其能够通过测量识别单元(13)的参数值之间的随机差来产生识别代码。根据本发明,第二子组(14)的单元(11、15、19)具有小于第一随机参数变化的第二随机参数变化,由此使识别代码的产生相对较容易。
-
-
-
-
-
-
-
-
-