-
公开(公告)号：CN107004634B
公开(公告)日：2020-10-30
申请号：CN201480083608.3
申请日：2014-12-24
申请人： 英特尔公司
IPC分类号： H01L21/768 , H01L21/3205
摘要： 本发明的实施例包括一种互连结构和用于形成这种结构的方法。在实施例中，所述互连结构可以包括层间电介质(ILD)，其中第一硬掩模层在所述ILD的顶表面之上。某些实施例包括所述ILD中的一条或多条第一互连线、以及置于所述第一互连线的每者上方的第一电介质盖。例如，所述第一电介质盖的表面可以接触第一硬掩模层的顶表面。实施例还可以包括在所述ILD中的以与所述第一互连线交替的图案布置的一条或多条第二互连线。在实施例中，在所述第二互连线的每者的顶表面之上形成第二电介质盖。例如，所述第二电介质盖的表面接触第一硬掩模层的顶表面。
-
公开(公告)号：CN111095564A
公开(公告)日：2020-05-01
申请号：CN201780094562.9
申请日：2017-09-12
申请人： 英特尔公司
摘要： 公开了用于形成包括源极接触部和漏极接触部以及栅电极中的一个或多个(其包括含有过渡金属的晶态合金)的半导体集成电路的技术。所述晶态合金有助于降低对于半导体器件的接触电阻。在本公开的一些实施例中，这一接触电阻的降低是通过使晶态合金的功函数与源极区和漏极区的功函数对齐，使得与晶态合金与源极区之间的界面和晶态合金与漏极区之间的界面相关联的肖特基势垒高度处于小于或等于0.3eV的范围内而实现的。
-
公开(公告)号：CN107004633B
公开(公告)日：2020-10-30
申请号：CN201480083550.2
申请日：2014-12-22
申请人： 英特尔公司
IPC分类号： H01L21/768 , H01L21/31
摘要： 描述了用于半导体器件的具有交替的电介质盖和蚀刻停止衬垫的互连结构以及用于制造这种装置的方法。根据实施例，互连结构可以包括层间电介质(ILD)，所述层间电介质具有在ILD的顶表面之上的第一硬掩模层。所述互连结构还可以包括ILD中的一个或多个第一互连线。第一电介质盖可以定位于每个所述第一互连线的顶表面上方。额外的实施例包括ILD中的与所述第一互连线布置成交替图案的一个或多个第二互连线。第二电介质盖可以形成于每个所述第二互连线的顶表面上方。实施例还可以包括形成在第一电介质盖的顶表面之上的蚀刻停止衬垫。
-
公开(公告)号：CN108701645A
公开(公告)日：2018-10-23
申请号：CN201680082948.3
申请日：2016-03-30
申请人： 英特尔公司
IPC分类号： H01L21/768 , H01L21/027
CPC分类号： H01L21/76802 , H01L21/0337 , H01L21/31138 , H01L21/31144 , H01L21/7682 , H01L21/76843 , H01L21/76847 , H01L21/76865 , H01L21/76883 , H01L21/76885 , H01L21/76889 , H01L21/76897 , H01L23/5226 , H01L23/53209 , H01L23/53271
摘要： 在衬底上的第一绝缘层上的互连层中形成多个互连特征。通过互连特征中的至少一个形成第一绝缘层中的开口。在开口中沉积间隙填充层。
-
公开(公告)号：CN105900227B
公开(公告)日：2019-06-14
申请号：CN201480070660.5
申请日：2014-12-09
申请人： 英特尔公司
IPC分类号： H01L21/768 , H01L21/31
CPC分类号： H01L21/7688 , H01L21/0337 , H01L21/31144 , H01L21/76808 , H01L21/76811 , H01L21/76816 , H01L21/76831 , H01L21/76886 , H01L21/76897 , H01L23/5329 , H01L2924/0002 , H01L2924/00
摘要： 本发明描述了用于在电介质层内形成具有紧密间距的互连结构的互连层的工艺，其中，沟槽和过孔用于在金属化之前形成具有相对低的纵横比的互连结构。该低纵横比可以降低或基本上消除在沉积金属化材料时在金属化材料内形成孔隙的可能性。本文中的实施例可以通过允许去除结构的工艺来实现这种相对低的纵横比，该工艺用于在金属化之前形成沟槽和过孔。
-
公开(公告)号：CN107004633A
公开(公告)日：2017-08-01
申请号：CN201480083550.2
申请日：2014-12-22
申请人： 英特尔公司
IPC分类号： H01L21/768 , H01L21/31
摘要： 描述了用于半导体器件的具有交替的电介质盖和蚀刻停止衬垫的互连结构以及用于制造这种装置的方法。根据实施例，互连结构可以包括层间电介质(ILD)，所述层间电介质具有在ILD的顶表面之上的第一硬掩模层。所述互连结构还可以包括ILD中的一个或多个第一互连线。第一电介质盖可以定位于每个所述第一互连线的顶表面上方。额外的实施例包括ILD中的与所述第一互连线布置成交替图案的一个或多个第二互连线。第二电介质盖可以形成于每个所述第二互连线的顶表面上方。实施例还可以包括形成在第一电介质盖的顶表面之上的蚀刻停止衬垫。
-
公开(公告)号：CN105745746A
公开(公告)日：2016-07-06
申请号：CN201480063194.8
申请日：2014-11-05
申请人： 英特尔公司
IPC分类号： H01L21/768 , H01L21/31 , H01L21/60
摘要： 说明了将对角线硬掩模用于制造后段(BEOL)互连中改进的重叠的自对准过孔和插塞。在实施例中，一种制造用于集成电路的互连结构的方法包括在布置于衬底上方的层间电介质层上方形成第一硬掩模层。所述第一硬掩模层包括多条第一硬掩模线，所述多条第一硬掩模线具有在第一方向上的第一光栅，以及包括与所述第一光栅交错的一个或多个牺牲材料。所述方法还包括在所述第一硬掩模层上方形成第二硬掩模层。所述第二硬掩模层包括多条第二硬掩模线，所述多条第二硬掩模线具有在与所述第一方向成对角线斜交的第二方向上的第二光栅。所述方法还包括使用所述第二光栅作为掩模，蚀刻所述第一硬掩模层以形成图案化的第一硬掩模层。
-
公开(公告)号：CN105745746B
公开(公告)日：2019-10-01
申请号：CN201480063194.8
申请日：2014-11-05
申请人： 英特尔公司
IPC分类号： H01L21/768 , H01L21/31 , H01L21/60
摘要： 说明了将对角线硬掩模用于制造后段(BEOL)互连中改进的重叠的自对准过孔和插塞。在实施例中，一种制造用于集成电路的互连结构的方法包括在布置于衬底上方的层间电介质层上方形成第一硬掩模层。所述第一硬掩模层包括多条第一硬掩模线，所述多条第一硬掩模线具有在第一方向上的第一光栅，以及包括与所述第一光栅交错的一个或多个牺牲材料。所述方法还包括在所述第一硬掩模层上方形成第二硬掩模层。所述第二硬掩模层包括多条第二硬掩模线，所述多条第二硬掩模线具有在与所述第一方向成对角线斜交的第二方向上的第二光栅。所述方法还包括使用所述第二光栅作为掩模，蚀刻所述第一硬掩模层以形成图案化的第一硬掩模层。
-
公开(公告)号：CN107004634A
公开(公告)日：2017-08-01
申请号：CN201480083608.3
申请日：2014-12-24
申请人： 英特尔公司
IPC分类号： H01L21/768 , H01L21/3205
摘要： 本发明的实施例包括一种互连结构和用于形成这种结构的方法。在实施例中，所述互连结构可以包括层间电介质(ILD)，其中第一硬掩模层在所述ILD的顶表面之上。某些实施例包括所述ILD中的一条或多条第一互连线、以及置于所述第一互连线的每者上方的第一电介质盖。例如，所述第一电介质盖的表面可以接触第一硬掩模层的顶表面。实施例还可以包括在所述ILD中的以与所述第一互连线交替的图案布置的一条或多条第二互连线。在实施例中，在所述第二互连线的每者的顶表面之上形成第二电介质盖。例如，所述第二电介质盖的表面接触第一硬掩模层的顶表面。
-
公开(公告)号：CN105900227A
公开(公告)日：2016-08-24
申请号：CN201480070660.5
申请日：2014-12-09
申请人： 英特尔公司
IPC分类号： H01L21/768 , H01L21/31
CPC分类号： H01L21/7688 , H01L21/0337 , H01L21/31144 , H01L21/76808 , H01L21/76811 , H01L21/76816 , H01L21/76831 , H01L21/76886 , H01L21/76897 , H01L23/5329 , H01L2924/0002 , H01L2924/00
摘要： 本发明描述了用于在电介质层内形成具有紧密间距的互连结构的互连层的工艺，其中，沟槽和过孔用于在金属化之前形成具有相对低的纵横比的互连结构。该低纵横比可以降低或基本上消除在沉积金属化材料时在金属化材料内形成孔隙的可能性。本文中的实施例可以通过允许去除结构的工艺来实现这种相对低的纵横比，该工艺用于在金属化之前形成沟槽和过孔。
-
-
-
-
-
-
-
-
-
搜索结果
10 条记录 (耗时 0.023 秒)
