-
公开(公告)号：CN103873750A
公开(公告)日：2014-06-18
申请号：CN201310688947.1
申请日：2013-12-16
Applicant: 英特尔公司
CPC classification number: A41D1/002 , G06F16/58 , G06K9/6215 , H04N5/225 , H04N5/2252 , H04N5/23238 , H04N5/23293 , H04N5/44 , H04N2101/00
Abstract: 描述了用于通信的可穿戴式图像传感器。在一个示例中，装置包括以宽视野来捕捉图像的相机、将相机图像发送到外部设备的数据接口、以及为相机及数据接口供电的电源。相机、数据接口、以及电源都附连至可穿戴的服装。
-
公开(公告)号：CN104885200B
公开(公告)日：2017-07-14
申请号：CN201480003746.6
申请日：2014-01-16
Applicant: 英特尔公司
IPC: H01L21/28
CPC classification number: H01L23/562 , H01L23/293 , H01L23/481 , H01L23/522 , H01L23/5221 , H01L23/5226 , H01L23/528 , H01L23/5329 , H01L23/535 , H01L23/5381 , H01L23/5386 , H01L2924/0002 , H01L2924/00
Abstract: 公开了用于通过增加过孔密度来增强后端互连以及其它这种互连结构的抗断裂性的技术和结构。可以例如在管芯内的相邻电路层的填充物/虚设部分内提供增加的过孔密度。在一些情况下，上部电路层的电隔离的(浮置)填充物线可包括过孔，所述过孔着陆到在与所述填充物线跨越/交叉的位置处相对应的区域中的下部电路层的浮置填充物线上。在一些这种情况下，所述上部电路层的所述浮置填充物线可形成为包括该过孔的双镶嵌结构。在一些实施例中，过孔类似地可提供在所述上部电路层的浮置填充物线与所述下部电路层的充分电隔离的互连线之间。所述技术/结构可用于为所述管芯提供机械完整性。
-
公开(公告)号：CN102473709B
公开(公告)日：2015-06-03
申请号：CN201080028743.X
申请日：2010-11-18
Applicant: 英特尔公司
IPC: H01L27/108 , H01L21/8242
Abstract: 描述了用于形成具有带内陷电极的MIM电容器的存储器设备。在一个实施例中，用于形成带内陷电极的MIM电容器的方法包括：形成由下部部分和上部部分所界定的挖空特征物，其中下部部分形成挖空特征物的底部，而上部部分形成挖空特征物的侧壁。该方法包括：在特征物上沉积下部电极层，在下部电极层上沉积电绝缘层，以及在电绝缘层上沉积上部电极层，从而形成MIM电容器。该方法包括：移除MIM电容器的上部部分以暴露电极层的上表面，并随后选择性地蚀刻电极层中的一个以使得电极层中的一个内陷。该内陷操作使电极彼此隔离，并减少了电极之间漏电通路的可能性。
-
公开(公告)号：CN102473709A
公开(公告)日：2012-05-23
申请号：CN201080028743.X
申请日：2010-11-18
Applicant: 英特尔公司
IPC: H01L27/108 , H01L21/8242
Abstract: 描述了用于形成具有带内陷电极的MIM电容器的存储器设备。在一个实施例中，用于形成带内陷电极的MIM电容器的方法包括：形成由下部部分和上部部分所界定的挖空特征物，其中下部部分形成挖空特征物的底部，而上部部分形成挖空特征物的侧壁。该方法包括：在特征物上沉积下部电极层，在下部电极层上沉积电绝缘层，以及在电绝缘层上沉积上部电极层，从而形成MIM电容器。该方法包括：移除MIM电容器的上部部分以暴露电极层的上表面，并随后选择性地蚀刻电极层中的一个以使得电极层中的一个内陷。该内陷操作使电极彼此隔离，并减少了电极之间漏电通路的可能性。
-
公开(公告)号：CN116171493A
公开(公告)日：2023-05-26
申请号：CN202180067654.4
申请日：2021-09-20
Applicant: 英特尔公司
Inventor： K·林 , N·佐藤 , T·A·特罗尼 , M·克里斯滕森 , C·J·杰泽斯基 , J-R·陈 , J·布莱克威尔 , M·V·梅茨 , M·雷肖特科 , N·卡比尔 , J·比勒费尔德 , M·钱多克 , H·J·刘 , E·V·卡尔波夫 , C·奈勒 , R·V·基比亚姆
IPC: H01L27/02
Abstract: IC互连结构包括减性图案化的特征。特征端可通过多个盖材料的多图案化而被定义，以获得减小的未配准。减性图案化的特征可以是与镶嵌过孔或者与减性图案化的过孔相集成的线路，或者可以是与镶嵌线路或者与减性图案化的线路相集成的过孔。减性图案化的过孔可作为平面金属层的部分被沉积并且当前随互连线路被定义。减性图案化的特征可与空气间隙隔离结构相集成。减性图案化的特征可包括底部、顶部或侧壁上的阻挡材料。减性图案化的特征的底部阻挡可采用区域选择性技术而被沉积，以便不存在于下层互连特征。减性图案化的特征的阻挡可包括特征中或籽晶层中的石墨烯或者金属的硫族化物。
-
Patent Agency Ranking
公开(公告)号：CN107452711B
公开(公告)日：2022-08-30
申请号：CN201710556412.7
申请日：2013-12-16
Applicant: 英特尔公司
IPC: H01L23/522 , H01L23/532 , H01L21/768 , H01L23/485
Abstract: 本发明描述了包括钴的金属互连和形成包括钴的金属互连的方法。在实施例中，包括钴的金属互连包括设置在衬底上的电介质层、形成在所述电介质层中以使所述衬底被露出的开口。实施例还包括设置在所述衬底之上的晶种层、以及形成在所述开口内和所述晶种层的表面上的包括钴的填充材料。
-
公开(公告)号：CN106068549B
公开(公告)日：2022-02-11
申请号：CN201580002697.9
申请日：2015-02-21
Applicant: 英特尔公司
IPC: H01L21/3205 , H01L21/28
Abstract: 实施例包括金属互连结构，所述金属互连结构包括：设置在衬底上的电介质层；所述电介质层中的开口，其中，所述开口具有侧壁并且暴露所述衬底和互连线的至少其中之一的导电区；设置在所述导电区之上和所述侧壁上的粘附层，所述粘附层包括锰；以及所述开口内和所述粘附层的表面上的填充材料，所述填充材料包括钴。本文中描述了其它实施例。
-
公开(公告)号：CN106463358B
公开(公告)日：2020-04-24
申请号：CN201480078918.6
申请日：2014-06-16
Applicant: 英特尔公司
Abstract: 本公开内容的实施例描述了去除金属互连件中的缝隙和空隙以及相关联的技术和配置。在一个实施例中，一种方法，包括：将金属共形沉积到凹陷部中以形成互连件，该凹陷部被设置在电介质材料中，其中，共形沉积金属在凹陷部内的或直接相邻于凹陷部的所沉积的金属中产生缝隙或空隙；以及在存在反应气体的情况下对金属进行加热，以去除缝隙或空隙，其中，金属的熔点大于铜的熔点。可以描述和/或要求保护其它实施例。
-
公开(公告)号：CN106463358A
公开(公告)日：2017-02-22
申请号：CN201480078918.6
申请日：2014-06-16
Applicant: 英特尔公司
Abstract: 本公开内容的实施例描述了去除金属互连件中的缝隙和空隙以及相关联的技术和配置。在一个实施例中，一种方法，包括：将金属共形沉积到凹陷部中以形成互连件，该凹陷部被设置在电介质材料中，其中，共形沉积金属在凹陷部内的或直接相邻于凹陷部的所沉积的金属中产生缝隙或空隙；以及在存在反应气体的情况下对金属进行加热，以去除缝隙或空隙，其中，金属的熔点大于铜的熔点。可以描述和/或要求保护其它实施例。
-
公开(公告)号：CN117597785A
公开(公告)日：2024-02-23
申请号：CN202280045170.4
申请日：2022-11-22
Applicant: 英特尔公司
IPC: H01L29/45 , H01L27/092 , H01L29/06 , H01L29/786 , H01L29/417
Abstract: 论述了与n型和p型源极和漏极半导体的选择性金属接触部相关的互补金属‑氧化物‑半导体(CMOS)器件和方法。在n型和p型源极/漏极上沉积p型金属。p型金属被从n型源极/漏极选择性去除，但保留在与n型源极/漏极相邻的电介质材料上。在n型源极/漏极上沉积n型金属，而保留的p型金属密封电介质材料以保护n型金属免受污染。然后使用另一种p型金属密封n型金属。接触部填充材料接触所得的源极和漏极接触部堆叠体。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.073 seconds)
