公开(公告)号：CN116171493A

公开(公告)日：2023-05-26

申请号：CN202180067654.4

申请日：2021-09-20

Applicant: 英特尔公司

Inventor： K·林 ,  N·佐藤 ,  T·A·特罗尼 ,  M·克里斯滕森 ,  C·J·杰泽斯基 ,  J-R·陈 ,  J·布莱克威尔 ,  M·V·梅茨 ,  M·雷肖特科 ,  N·卡比尔 ,  J·比勒费尔德 ,  M·钱多克 ,  H·J·刘 ,  E·V·卡尔波夫 ,  C·奈勒 ,  R·V·基比亚姆

IPC: H01L27/02

Abstract: IC互连结构包括减性图案化的特征。特征端可通过多个盖材料的多图案化而被定义，以获得减小的未配准。减性图案化的特征可以是与镶嵌过孔或者与减性图案化的过孔相集成的线路，或者可以是与镶嵌线路或者与减性图案化的线路相集成的过孔。减性图案化的过孔可作为平面金属层的部分被沉积并且当前随互连线路被定义。减性图案化的特征可与空气间隙隔离结构相集成。减性图案化的特征可包括底部、顶部或侧壁上的阻挡材料。减性图案化的特征的底部阻挡可采用区域选择性技术而被沉积，以便不存在于下层互连特征。减性图案化的特征的阻挡可包括特征中或籽晶层中的石墨烯或者金属的硫族化物。