-
公开(公告)号：CN102394629A
公开(公告)日：2012-03-28
申请号：CN201110257859.7
申请日：2000-12-21
Applicant: 瑞萨电子株式会社
IPC: H03K19/0185
CPC classification number: H03K19/0016 , H03K19/018521
Abstract: 本发明提供一种半导体器件，包括：第1电路，将第1电源电压作为动作电压，输出具有第1电源电压振幅的第1信号；第2电路，将比上述第1电源电压高的第2电源电压作为动作电压；以及电平变换电路，将上述第1电源电压和上述第2电源电压作为动作电压，将上述第1信号变换成与上述第2电源电压对应的信号振幅后向上述第2电路输出，其特征在于：上述电平变换电路包括：具有与外部输入信号同步进行锁存动作的主锁存器部分和次锁存器部分的锁存器电路。
-
公开(公告)号：CN105577145A
公开(公告)日：2016-05-11
申请号：CN201510973927.8
申请日：2006-04-19
Applicant: 瑞萨电子株式会社
IPC: H03K3/356 , H03K19/0185 , H01L27/092 , H01L27/105
CPC classification number: H03K19/018521 , H01L27/0928 , H01L27/105 , H03K3/356113
Abstract: 本发明提供一种具有低成本、可在低电压下高速工作的I/O电路的半导体集成电路器件，在I/O电路中，当使I/O电压vcc(例如3.3V)降低到vcc_18(例如1.8V)时，引起速度变差的部分是电平转换单元、和用于驱动大型主缓冲器的前置缓冲器部分。着眼于这一情况，通过对升电平转换器(LUC)和前置缓冲器(PBF)的电路施加高电压(电压vcc)，来以低成本实现可在低电压下高速工作的I/O电路。
-
公开(公告)号：CN101741372B
公开(公告)日：2013-01-02
申请号：CN200910208332.8
申请日：2009-11-10
Applicant: 瑞萨电子株式会社
CPC classification number: H03L7/0814 , G06F1/10 , G06F1/3203 , G06F1/324 , G06F1/3296 , H03L7/0818 , H03L7/089 , Y02D10/126 , Y02D10/172
Abstract: 本发明提供一种半导体集成电路和时钟同步化控制方法，能够以低成本且高精度地对DVFS控制对象电路区域抑制该区域在电源电压变更工作中的工作性能劣化。如下这样的时钟同步化控制中，进行工作，使得在变更第一电路的电源电压的过程中也能使比较的两个时钟的相位落入设计值内，该时钟同步化控制为：在对将时钟传输到使用第一电源电压(VDDA)进行工作的第一电路(FVA)的路径与将时钟传输到使用第二电源电压(VDDB)进行工作的第二电路(NFVA)的路径之间的时钟进行时钟延迟调整时，在VDDA和VDDB为相同电压时，用不含有相位调整用的延迟元件的路径分配向FVA分配的时钟，在降低FVA区域的电源电压时，暂时以错开1周期～2周期的相位将向FVA区域分配的时钟分配于FVA区域，并使双方的时钟(CKAF、CKBF)同步化。
-
公开(公告)号：CN102394629B
公开(公告)日：2015-06-24
申请号：CN201110257859.7
申请日：2000-12-21
Applicant: 瑞萨电子株式会社
IPC: H03K19/0185
CPC classification number: H03K19/0016 , H03K19/018521
Abstract: 本发明提供一种半导体器件，包括：第1电路，将第1电源电压作为动作电压，输出具有第1电源电压振幅的第1信号；第2电路，将比上述第1电源电压高的第2电源电压作为动作电压；以及电平变换电路，将上述第1电源电压和上述第2电源电压作为动作电压，将上述第1信号变换成与上述第2电源电压对应的信号振幅后向上述第2电路输出，其特征在于：上述电平变换电路包括：具有与外部输入信号同步进行锁存动作的主锁存器部分和次锁存器部分的锁存器电路。
-
Patent Agency Ranking
公开(公告)号：CN105577145B
公开(公告)日：2018-10-02
申请号：CN201510973927.8
申请日：2006-04-19
Applicant: 瑞萨电子株式会社
IPC: H03K3/356 , H03K19/0185 , H01L27/092 , H01L27/105
Abstract: 本发明提供一种具有低成本、可在低电压下高速工作的I/O电路的半导体集成电路器件，在I/O电路中，当使I/O电压vcc(例如3.3V)降低到vcc_18(例如1.8V)时，引起速度变差的部分是电平转换单元、和用于驱动大型主缓冲器的前置缓冲器部分。着眼于这一情况，通过对升电平转换器(LUC)和前置缓冲器(PBF)的电路施加高电压(电压vcc)，来以低成本实现可在低电压下高速工作的I/O电路。
-
公开(公告)号：CN1855725B
公开(公告)日：2016-01-13
申请号：CN200610066681.7
申请日：2006-04-19
Applicant: 瑞萨电子株式会社
IPC: H03K19/0185 , H01L27/02
CPC classification number: H03K19/018521 , H01L27/0928 , H01L27/105 , H03K3/356113
Abstract: 本发明提供一种具有低成本、可在低电压下高速工作的I/O电路的半导体集成电路器件，在I/O电路中，当使I/O电压vcc(例如3.3V)降低到vcc 18(例如1.8V)时，引起速度变差的部分是电平转换单元、和用于驱动大型主缓冲器的前置缓冲器部分。着眼于这一情况，通过对升电平转换器(LUC)和前置缓冲器(PBF)的电路施加高电压(电压vcc)，来以低成本实现可在低电压下高速工作的I/O电路。
-
公开(公告)号：CN101834597B
公开(公告)日：2012-01-25
申请号：CN201010163012.8
申请日：2000-12-21
Applicant: 瑞萨电子株式会社
IPC: H03K19/0175
CPC classification number: H03K19/0016 , H03K19/018521
Abstract: 本发明提供一种半导体器件，具备电平变换电路，由用低压电源(VDD)使电平变换电路(LSC)进行动作的升压部分和用高压电源(VDDQ)进行动作的电路部分(LSC2)构成。升压部分使用永远可以得到2×VDD电平的升压电路，以便使低压电源(VDD)可以在亚1V下进行动作。此外，使该低压电路作成为可以仅仅用可以高速动作的薄的氧化膜厚的MOSFET构成的电路构成。再有，为了使阻止在低压一侧电路CB1的睡眠模式时发生的电平变换电路的漏电流的设计容易化，在电路部分(LSC2)中，设置不需要来自外部的控制信号且在内部自律地对漏电流进行控制的电路(LPC)。
-
公开(公告)号：CN101388245B
公开(公告)日：2012-01-25
申请号：CN200810171360.2
申请日：2004-08-20
Applicant: 瑞萨电子株式会社
IPC: G11C11/417 , G11C5/06 , H03K3/356
Abstract: 本发明提供一种半导体集成电路装置，目的在于在电源关断时保持在此之前的信息的低功耗模式中能进行高速的复归。作为其一种方法，可考虑使用现有的数据保持型的触发器，但为此而产生增大单元等的面积的额外消耗，这是不理想的。解决手段是用比一般的电源干线细的布线形成电源关断时的数据保持用的电源线。较为理想的是，将数据保持电路的电源作为信号线来处理，在自动配置布线时进行布线。为此，在单元中预先与通常的信号线同样地设置上述数据保持电路用电源用的端子来设计。本发明的效果是，在单元中不需要多余的电源线的布局，可谋求节省面积，同时可利用已有的自动配置布线工具来设计。
-
公开(公告)号：CN101201388B
公开(公告)日：2011-12-28
申请号：CN200710199829.9
申请日：2007-12-13
Applicant: 瑞萨电子株式会社
Abstract: 本发明提供一种片内电流测量方法和半导体集成电路，用于测量芯片在正常工作状态下的电路块的电流。该半导体集成电路包括：具有预定功能的电路块(C1)；能对上述电路块提供工作用电源的电源开关(PSW1)；以及根据上述电源开关被接通状态下的电源开关的端子间电压和电源开关的导通电阻，算出流入上述电路块的电流的电流测量电路(100)。根据上述电源开关被接通状态下的上述电源开关的端子间电压和上述电源开关的导通电阻，算出流入上述电路块的电流，从而能够测量芯片在正常工作状态下的电路块的电流。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.024 seconds)
