-
公开(公告)号：CN102969015A
公开(公告)日：2013-03-13
申请号：CN201210309382.7
申请日：2012-08-28
Applicant: 瑞萨电子株式会社
IPC: G11C7/10 , G11C11/4096 , G11C7/06
CPC classification number: G11C11/4091 , G11C7/10 , G11C7/1057 , G11C7/1072 , G11C7/1084 , G11C11/4076 , G11C11/4093 , G11C11/4096
Abstract: 本发明公开了一种改善差分放大电路输出信号特性的方法。在输入数据信号为“Low”电平时，流经晶体管16的电流I1的电流将会减少，且电阻14和电阻14a的连接部（节点D）的电位将变高。将所述电位输入（负反馈）到晶体管18的栅极而使该栅极电位变高，由此便可调大尾电流量I_TAIL。在输入数据信号为“High”电平时，由于电流I1的电流过多而使节点D的电位下降。因此，晶体管18的栅极电位（负反馈）将下降，而可调小尾电流量I_TAIL。所以，可通过输入波形的上升沿和下降沿来缩短与输出波形之间的延迟时间的差。
-
公开(公告)号：CN102969015B
公开(公告)日：2018-03-06
申请号：CN201210309382.7
申请日：2012-08-28
Applicant: 瑞萨电子株式会社
IPC: G11C7/10 , G11C11/4096 , G11C7/06
CPC classification number: G11C11/4091 , G11C7/10 , G11C7/1057 , G11C7/1072 , G11C7/1084 , G11C11/4076 , G11C11/4093 , G11C11/4096
Abstract: 本发明公开了一种改善差分放大电路输出信号特性的方法。在输入数据信号为“Low”电平时，流经晶体管16的电流I1的电流将会减少，且电阻14和电阻14a的连接部（节点D）的电位将变高。将所述电位输入（负反馈）到晶体管18的栅极而使该栅极电位变高，由此便可调大尾电流量I_TAIL。在输入数据信号为“High”电平时，由于电流I1的电流过多而使节点D的电位下降。因此，晶体管18的栅极电位（负反馈）将下降，而可调小尾电流量I_TAIL。所以，可通过输入波形的上升沿和下降沿来缩短与输出波形之间的延迟时间的差。
-
Patent Agency Ranking
公开(公告)号：CN1855725B
公开(公告)日：2016-01-13
申请号：CN200610066681.7
申请日：2006-04-19
Applicant: 瑞萨电子株式会社
IPC: H03K19/0185 , H01L27/02
CPC classification number: H03K19/018521 , H01L27/0928 , H01L27/105 , H03K3/356113
Abstract: 本发明提供一种具有低成本、可在低电压下高速工作的I/O电路的半导体集成电路器件，在I/O电路中，当使I/O电压vcc(例如3.3V)降低到vcc 18(例如1.8V)时，引起速度变差的部分是电平转换单元、和用于驱动大型主缓冲器的前置缓冲器部分。着眼于这一情况，通过对升电平转换器(LUC)和前置缓冲器(PBF)的电路施加高电压(电压vcc)，来以低成本实现可在低电压下高速工作的I/O电路。
-
公开(公告)号：CN108109649B
公开(公告)日：2021-10-26
申请号：CN201810154403.X
申请日：2012-08-28
Applicant: 瑞萨电子株式会社
IPC: G11C7/10 , G11C11/4076 , G11C11/4091 , G11C11/4093 , G11C11/4096
Abstract: 本发明涉及一种半导体集成电路器件。本发明公开了一种改善差分放大电路输出信号特性的方法。在输入数据信号为“Low”电平时，流经晶体管16的电流I1的电流将会减少，且电阻14和电阻14a的连接部(节点D)的电位将变高。将所述电位输入(负反馈)到晶体管18的栅极而使该栅极电位变高，由此便可调大尾电流量I_TAIL。在输入数据信号为“High”电平时，由于电流I1的电流过多而使节点D的电位下降。因此，晶体管18的栅极电位(负反馈)将下降，而可调小尾电流量I_TAIL。所以，可通过输入波形的上升沿和下降沿来缩短与输出波形之间的延迟时间的差。
-
公开(公告)号：CN105577145A
公开(公告)日：2016-05-11
申请号：CN201510973927.8
申请日：2006-04-19
Applicant: 瑞萨电子株式会社
IPC: H03K3/356 , H03K19/0185 , H01L27/092 , H01L27/105
CPC classification number: H03K19/018521 , H01L27/0928 , H01L27/105 , H03K3/356113
Abstract: 本发明提供一种具有低成本、可在低电压下高速工作的I/O电路的半导体集成电路器件，在I/O电路中，当使I/O电压vcc(例如3.3V)降低到vcc_18(例如1.8V)时，引起速度变差的部分是电平转换单元、和用于驱动大型主缓冲器的前置缓冲器部分。着眼于这一情况，通过对升电平转换器(LUC)和前置缓冲器(PBF)的电路施加高电压(电压vcc)，来以低成本实现可在低电压下高速工作的I/O电路。
-
公开(公告)号：CN105577145B
公开(公告)日：2018-10-02
申请号：CN201510973927.8
申请日：2006-04-19
Applicant: 瑞萨电子株式会社
IPC: H03K3/356 , H03K19/0185 , H01L27/092 , H01L27/105
Abstract: 本发明提供一种具有低成本、可在低电压下高速工作的I/O电路的半导体集成电路器件，在I/O电路中，当使I/O电压vcc(例如3.3V)降低到vcc_18(例如1.8V)时，引起速度变差的部分是电平转换单元、和用于驱动大型主缓冲器的前置缓冲器部分。着眼于这一情况，通过对升电平转换器(LUC)和前置缓冲器(PBF)的电路施加高电压(电压vcc)，来以低成本实现可在低电压下高速工作的I/O电路。
-
公开(公告)号：CN108109649A
公开(公告)日：2018-06-01
申请号：CN201810154403.X
申请日：2012-08-28
Applicant: 瑞萨电子株式会社
IPC: G11C7/10 , G11C11/4076 , G11C11/4091 , G11C11/4093 , G11C11/4096
CPC classification number: G11C11/4091 , G11C7/10 , G11C7/1057 , G11C7/1072 , G11C7/1084 , G11C11/4076 , G11C11/4093 , G11C11/4096
Abstract: 本发明涉及一种半导体集成电路器件。本发明公开了一种改善差分放大电路输出信号特性的方法。在输入数据信号为“Low”电平时，流经晶体管16的电流I1的电流将会减少，且电阻14和电阻14a的连接部(节点D)的电位将变高。将所述电位输入(负反馈)到晶体管18的栅极而使该栅极电位变高，由此便可调大尾电流量I_TAIL。在输入数据信号为“High”电平时，由于电流I1的电流过多而使节点D的电位下降。因此，晶体管18的栅极电位(负反馈)将下降，而可调小尾电流量I_TAIL。所以，可通过输入波形的上升沿和下降沿来缩短与输出波形之间的延迟时间的差。
-
-
-
-
-
-
Search Results
7
records
(took 0.034 seconds)
