-
公开(公告)号：CN101201388B
公开(公告)日：2011-12-28
申请号：CN200710199829.9
申请日：2007-12-13
Applicant: 瑞萨电子株式会社
Abstract: 本发明提供一种片内电流测量方法和半导体集成电路，用于测量芯片在正常工作状态下的电路块的电流。该半导体集成电路包括：具有预定功能的电路块(C1)；能对上述电路块提供工作用电源的电源开关(PSW1)；以及根据上述电源开关被接通状态下的电源开关的端子间电压和电源开关的导通电阻，算出流入上述电路块的电流的电流测量电路(100)。根据上述电源开关被接通状态下的上述电源开关的端子间电压和上述电源开关的导通电阻，算出流入上述电路块的电流，从而能够测量芯片在正常工作状态下的电路块的电流。
-
公开(公告)号：CN101292350B
公开(公告)日：2012-08-22
申请号：CN200580051865.X
申请日：2005-10-17
Applicant: 瑞萨电子株式会社
IPC: H01L27/105 , H01L45/00 , G11C13/00
CPC classification number: H01L27/105 , G11C11/005 , G11C13/0004 , G11C17/16 , G11C17/165 , G11C2213/79 , H01L27/2436 , H01L27/2463 , H01L45/06 , H01L45/1233 , H01L45/144 , H01L45/1675
Abstract: 本发明提供半导体器件及其制造方法，以EEPROM3构成可电重写的非易失性存储器件，以OTPROM4a构成不可电重写的非易失性存储器件。由能以低成本且相同的制造工序制造的相变存储元件构成EEPROM3和OTPROM4a这两者，在EEPROM3中使用将相变材料的非晶状态和结晶状态用作存储信息的相变存储元件，在OPTROM4a中使用将相变材料的非断线状态和断线状态用作存储信息的相变存储元件。
-
公开(公告)号：CN103378734A
公开(公告)日：2013-10-30
申请号：CN201310159723.1
申请日：2013-04-22
Applicant: 瑞萨电子株式会社
IPC: H02M3/158
CPC classification number: H02M1/088 , G01R19/10 , G05F1/46 , G05F1/577 , H02M3/157 , H02M3/158 , H02M2001/0025 , H03M1/12 , Y10T307/406
Abstract: 常规电源设备具有小型化方面的问题。电源设备根据第一和第二误差信号生成误差信号的预测值，并且控制输出电压使得预测值位于第一和第二阈值之间。通过在第一时序处转换基于输出电压和基准电压之间的差值的误差电压来获得第一误差信号。通过在第二时序处转换基于输出电压和基准电压之间的差值的误差电压来获得第二误差信号。
-
公开(公告)号：CN101546758B
公开(公告)日：2012-10-17
申请号：CN200910005796.9
申请日：2009-02-12
Applicant: 瑞萨电子株式会社
IPC: H04L1/00
Abstract: 本发明提供一种半导体器件和半导体集成电路。在具有被层叠且可相互进行无线电通信的一对半导体集成电路的半导体器件中，上述半导体集成电路包括：发送电路，其能够通过无线电发送用于规定发送定时的时钟信号和发送数据，并且调整基于无线电的发送定时；接收电路，其能够与通过无线电接收到的时钟信号同步接收数据，并调整基于无线电的接收定时；控制电路，其根据响应从上述发送电路发送来的数据而从其他半导体集成电路返回并由上述接收电路接收到的数据的正确与否，进行上述发送电路和接收电路的定时调整。能缩小用于调整进行了层叠的半导体集成电路间的近距离通信中的通信定时的电路的规模，能高精度地调整通信定时。
-
公开(公告)号：CN101587746B
公开(公告)日：2011-01-26
申请号：CN200910151383.1
申请日：2005-02-18
Applicant: 瑞萨电子株式会社
IPC: G11C16/02
CPC classification number: G11C13/0004 , G11C13/0033 , G11C13/004 , G11C13/0064 , G11C13/0069 , G11C16/3454 , G11C2013/0092 , G11C2213/82
Abstract: 一种半导体器件，具有多个存储单元、中央处理单元、计测RESET时间的定时器电路、计测SET时间的定时器电路，通过使存储单元中使用的NMOS晶体管的阈值电压比外围电路低，容易地进行复位动作。该半导体器件的特征在于：改变在RESET和SET中流过的电流的方向，通过高速驱动位线，防止错误动作。使用最小尺寸的CMOS晶体管，以核心电压(例如1.2V)使相变元件工作时，因为CMOS晶体管的偏移，所以误写入、数据破坏成为问题。根据本发明，能以最小尺寸的单元晶体管实现低电压下的稳定工作。
-
Patent Agency Ranking
公开(公告)号：CN103378734B
公开(公告)日：2017-07-18
申请号：CN201310159723.1
申请日：2013-04-22
Applicant: 瑞萨电子株式会社
IPC: H02M3/158
CPC classification number: H02M1/088 , G01R19/10 , G05F1/46 , G05F1/577 , H02M3/157 , H02M3/158 , H02M2001/0025 , H03M1/12 , Y10T307/406
Abstract: 常规电源设备具有小型化方面的问题。电源设备根据第一和第二误差信号生成误差信号的预测值，并且控制输出电压使得预测值位于第一和第二阈值之间。通过在第一时序处转换基于输出电压和基准电压之间的差值的误差电压来获得第一误差信号。通过在第二时序处转换基于输出电压和基准电压之间的差值的误差电压来获得第二误差信号。
-
公开(公告)号：CN102629488A
公开(公告)日：2012-08-08
申请号：CN201210105161.8
申请日：2005-12-30
Applicant: 瑞萨电子株式会社
CPC classification number: G11C13/0004 , G11C5/147 , G11C8/08 , G11C13/0028 , G11C2213/79
Abstract: 本发明提供了一种半导体装置，为提高相变元件的可靠性，必须使无用的电流不流过元件。该半导体装置具有通过利用所施加的温度使状态变化来存储信息的存储器单元和输入输出电路，在通电时，在电源电路上升之前断开字线。根据本发明，可以防止无用的电流流过元件，从而可防止数据的破坏。
-
公开(公告)号：CN1819059B
公开(公告)日：2012-07-18
申请号：CN200610006409.X
申请日：2006-01-20
Applicant: 瑞萨电子株式会社
IPC: G11C11/4197 , G11C16/02 , G11C11/56
CPC classification number: G11C13/0002 , G11C13/0004 , G11C13/0033 , G11C13/0069
Abstract: 提供一种半导体集成电路装置，即使是增加写入次数也可以获得高可靠性。其构成为，在由第1电极(155)和第2电极(154)夹着信息存储部的存储单元中进行电流从第1电极(155)流向第2电极(154)的动作，并进行反方向的电流从第2电极(154)流向第1电极(155)的动作。由于第1脉冲(171)而产生组成偏离，但通过施加第2脉冲(172)可以消除组成的偏离，使组成恢复到原来的状态。
-
公开(公告)号：CN101206919B
公开(公告)日：2011-03-30
申请号：CN200710186826.1
申请日：2007-11-22
Applicant: 瑞萨电子株式会社
IPC: G11C11/417 , H03K19/0948 , H01L27/02
CPC classification number: G11C11/417
Abstract: 一种半导体集成电路及其制造方法，其可以实现较高的制造成品率，并且补偿CMOS型SRAM的MOS晶体管的阈值电压的标准离差。在SRAM的信息保存工作和写入工作和读出工作的任一有源模式下，对SRAM存储单元的MOS晶体管的衬底(阱)施加衬底偏压(Vbp、Vbn)。首先，测定SRAM的PMOS和NMOS的晶体管的阈值电压。根据测定结果，编程控制存储器(Cnt_MM1、2)的控制信息(Cnt_Sg1、2)。利用程序调整衬底偏压(Vbp、Vbn)的电平，CMOS型SRAM的MOS晶体管的阈值电压的标准离差被控制在规定的误差范围内。相对于施加给MOS晶体管的源极的工作电压，对MOS晶体管的衬底施加反偏置、或者极弱正偏置的衬底偏压。
-
公开(公告)号：CN101667452B
公开(公告)日：2012-10-31
申请号：CN200910168293.3
申请日：2009-08-24
Applicant: 瑞萨电子株式会社
IPC: G11C11/41 , G11C11/413
CPC classification number: G11C8/08 , G11C11/412
Abstract: 本发明提供一种半导体器件，能够自动补偿存储单元写入和读出余量的劣化。半导体器件比较用于确定字线选择期间的字线定时信号和基准信号，在响应上述比较结果为读出余量低的状态时施加扩大读出余量的基板偏压，反之在该比较结果表示处于低写入余量状态时施加扩大写入余量的基板偏压。基准信号根据补偿随字线选择期间(字线脉冲宽度)变动的工作余量的情况、或在补偿因工艺变动(阈值电压的偏差)而变动的工作余量的情况来选择。通过根据字线脉冲宽度控制基板偏压能够改善随字线脉冲宽度变动的工作余量，另外，能够改善随制造时的阈值电压的偏差而变动的工作余量。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.024 seconds)
