公开(公告)号：CN1661400A

公开(公告)日：2005-08-31

申请号：CN200510008950.X

申请日：2005-02-25

Applicant: 富士通株式会社 ,  夏普株式会社

Inventor： 星野雅孝 ,  佐藤知稔

IPC: G02B6/12 ,  G02B6/10 ,  H01L27/00

CPC classification number: H04Q11/0005 ,  H01L2224/16225 ,  H04Q2011/0058

Abstract: 一种光电集成电路装置，包括：光开关(18)，设置在衬底(10)上的第一输入/输出端口(36a)的输入端口(12a)中，转换从输入端口(12a)输入的光信号的光路径，并且通过多个输出端(24a－24d)之一输出光信号；光电转换元件(26a)，光连接至该光开关(18)的多个输出端之一，将从光开关(18)的输出端(24a－24d)之一输出的光信号转换为电信号，并将转换的电信号输入至安装在衬底(10)上的半导体元件(30)内；以及光波导(50)，光连接至光开关(18)的多个输出端(24d)中的另一个，并且通过衬底(10)上的第二输入/输出端口(36b)的输出端口(32b)将从光开关(18)的所述另一输出端(24d)输出的光信号输出。

公开(公告)号：CN100410706C

公开(公告)日：2008-08-13

申请号：CN200510008950.X

申请日：2005-02-25

Applicant: 富士通株式会社 ,  夏普株式会社

Inventor： 星野雅孝 ,  佐藤知稔

IPC: G02B6/12 ,  G02B6/10 ,  H01L27/00

CPC classification number: H04Q11/0005 ,  H01L2224/16225 ,  H04Q2011/0058

Abstract: 一种光电集成电路装置，包括：光开关(18)，设置在衬底(10)上的第一输入/输出端口(36a)的输入端口(12a)中，转换从输入端口(12a)输入的光信号的光路径，并且通过多个输出端(24a-24d)之一输出光信号；光电转换元件(26a)，光连接至该光开关(18)的多个输出端之一，将从光开关(18)的输出端(24a-24d)之一输出的光信号转换为电信号，并将转换的电信号输入至安装在衬底(10)上的半导体元件(30)内；以及光波导(50)，光连接至光开关(18)的多个输出端(24d)中的另一个，并且通过衬底(10)上的第二输入/输出端口(36b)的输出端口(32b)将从光开关(18)的所述另一输出端(24d)输出的光信号输出。

公开(公告)号：CN101894825A

公开(公告)日：2010-11-24

申请号：CN201010181732.7

申请日：2010-05-20

Applicant: 夏普株式会社

Inventor： 中西宏之 ,  冲田真大 ,  宫田浩司 ,  佐藤知稔 ,  石塚悦子 ,  横林政人

IPC: H01L23/498 ,  H01L31/048

CPC classification number: H01L24/83 ,  H01L23/49816 ,  H01L24/29 ,  H01L24/32 ,  H01L31/0201 ,  H01L31/048 ,  H01L31/0508 ,  H01L31/0512 ,  H01L2224/29011 ,  H01L2224/29101 ,  H01L2224/2919 ,  H01L2224/29339 ,  H01L2224/32057 ,  H01L2224/83194 ,  H01L2224/83385 ,  H01L2224/838 ,  H01L2924/00011 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/0665 ,  H01L2924/351 ,  Y02E10/50 ,  H01L2924/00 ,  H01L2924/3512 ,  H01L2224/8384

Abstract: 本发明涉及半导体封装。半导体芯片和内插板通过导电性的粘接材相连接，并且在半导体芯片和内插板之间，形成有上述粘接材存在的涂敷区域和封装树脂存在的区域。根据上述，由于可增强上述半导体芯片和上述内插板之间的粘接力，使得强于现有的半导体封装的粘接力，因此在粘接界面不会发生剥离。从而，较之于现有的半导体封装，可提高电气特性和耐久性且可防止上述半导体芯片发生翘曲。

公开(公告)号：CN100481445C

公开(公告)日：2009-04-22

申请号：CN200480014803.7

申请日：2004-05-28

Applicant: 夏普株式会社 ,  株式会社东芝 ,  株式会社瑞萨科技

Inventor： 佐藤知稔 ,  根本义彦 ,  高桥健司 ,  秋山雪治

IPC: H01L25/065 ,  H01L25/07 ,  H01L25/18

CPC classification number: H01L24/06 ,  H01L23/481 ,  H01L25/0657 ,  H01L29/0657 ,  H01L2224/0401 ,  H01L2224/05554 ,  H01L2224/16 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2225/06555 ,  H01L2225/06562 ,  H01L2225/06593 ,  H01L2924/01004 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01039 ,  H01L2924/01055 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10155 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/3011

Abstract: 本发明的目的在于，提供一种能够以相同结构层叠为多层以组装成模块的半导体芯片。以预定的设定次数的旋转对称或者以与包含所述旋转对称及对称轴线的面对称地形成各端子组(31～36)的各端子。公共连接端子组(32，36)的各端子(A0～A7，RFCG)在层叠方向两侧的表面部形成连接部。个别连接端子组(31，33)的各端子中，一个特定端子(CS；KEY)在层叠方向两侧的表面部的至少一方形成连接部，余下的相关端子(NC；DMY)在层叠方向两侧的表面部形成连接部。通过将这样的半导体芯片(20)分别相互错开规定角度或者进一步翻转以进行层叠，能够采用相同的半导体芯片(20)较佳地组装模块，其中，规定角度是指将360度除以所述设定次数得到的角度。

公开(公告)号：CN1795558A

公开(公告)日：2006-06-28

申请号：CN200480014803.7

申请日：2004-05-28

Applicant: 夏普株式会社 ,  株式会社东芝 ,  株式会社瑞萨科技

Inventor： 佐藤知稔 ,  根本义彦 ,  高桥健司 ,  秋山雪治

IPC: H01L25/065 ,  H01L25/07 ,  H01L25/18

CPC classification number: H01L24/06 ,  H01L23/481 ,  H01L25/0657 ,  H01L29/0657 ,  H01L2224/0401 ,  H01L2224/05554 ,  H01L2224/16 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2225/06555 ,  H01L2225/06562 ,  H01L2225/06593 ,  H01L2924/01004 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01039 ,  H01L2924/01055 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10155 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/3011

Abstract: 本发明的目的在于，提供一种能够以相同结构层叠为多层以组装成模块的电子部件。以预定的设定次数的旋转对称或者以与包含所述旋转对称及对称轴线的面对称地形成各端子组(31～36)的各端子。公共连接端子组(32，36)的各端子(A0～A7，RFCG)在层叠方向两侧的表面部形成连接部。个别连接端子组(31，33)的各端子中，一个特定端子(CS；KEY)在层叠方向两侧的表面部的至少一方形成连接部，余下的相关端子(NC；DMY)在层叠方向两侧的表面部形成连接部。通过将这样的电子部件(20)分别相互错开规定角度或者进一步翻转以进行层叠，能够采用相同的电子部件(20)较佳地组装模块，其中，规定角度是指将360度除以所述设定次数得到的角度。

公开(公告)号：CN106415794B

公开(公告)日：2019-03-01

申请号：CN201580025673.5

申请日：2015-04-30

Applicant: 夏普株式会社

Inventor： 森下敏 ,  安井忠 ,  木下多贺雄 ,  佐藤知稔

IPC: H01L21/301 ,  B24B27/06

Abstract: 半导体晶片(1)包括：衬底(23)；层叠在衬底(23)上的GaN类半导体膜(24)；设置在GaN类半导体膜(24)上的多个元件区域；层叠在GaN类半导体膜(24)上的电介质膜(25)；和以划分上述元件区域的方式不贯通上述电介质膜地设置成格子状的具有切割槽(27)的切割区域(21)。而且，在切割槽(27)的底面(27a)，切割槽(27)的元件区域侧的端部高于或低于切割槽(27)的宽度方向(W)的中央部。

公开(公告)号：CN105706215A

公开(公告)日：2016-06-22

申请号：CN201480061046.2

申请日：2014-10-24

Applicant: 夏普株式会社

Inventor： 松浦文章 ,  佐藤知稔

IPC: H01L21/301 ,  B24B27/06

CPC classification number: H01L21/78 ,  H01L21/4825 ,  H01L21/6836 ,  H01L21/8258 ,  H01L23/49513 ,  H01L23/544 ,  H01L29/2003 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68386 ,  H01L2223/54433 ,  H01L2223/54453 ,  H01L2223/54486 ,  H01L2224/32245 ,  H01L2224/45124 ,  H01L2224/45139 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/73265 ,  H01L2224/83192 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 半导体元件(10)的制造方法包括：形成包含电介质膜(3)的半导体元件(10)的半导体元件形成工序；将区划半导体元件(10)的区划区域中的电介质膜(3)除去来形成划片区域(11)的划片区域形成工序；和在划片区域(11)进行划片的划片工序。

公开(公告)号：CN105144379A

公开(公告)日：2015-12-09

申请号：CN201480023909.7

申请日：2014-02-28

Applicant: 夏普株式会社

Inventor： 佐藤知稔 ,  荻野荣治 ,  池谷直泰 ,  森下敏

IPC: H01L25/07 ,  H01L25/18 ,  H03K17/00 ,  H03K17/687

CPC classification number: H01L25/072 ,  H01L23/3107 ,  H01L23/3677 ,  H01L23/49503 ,  H01L23/49524 ,  H01L23/49541 ,  H01L23/49562 ,  H01L23/49568 ,  H01L23/49575 ,  H01L24/06 ,  H01L24/29 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L29/7827 ,  H01L2224/04042 ,  H01L2224/05553 ,  H01L2224/05554 ,  H01L2224/0603 ,  H01L2224/06181 ,  H01L2224/291 ,  H01L2224/2919 ,  H01L2224/32245 ,  H01L2224/45124 ,  H01L2224/48137 ,  H01L2224/48139 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/48464 ,  H01L2224/4903 ,  H01L2224/49052 ,  H01L2224/49111 ,  H01L2224/49175 ,  H01L2224/49177 ,  H01L2224/73265 ,  H01L2924/10253 ,  H01L2924/1033 ,  H01L2924/13091 ,  H01L2924/181 ,  H01L2924/30107 ,  H01L2924/3011 ,  H01L2924/014 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2924/00014

Abstract: 形成有源极电极(120)的常截止型场效应晶体管(102)的主面与芯片焊盘(105)的第一主面相接触，芯片焊盘(105)兼作半导体器件(100)的源极端子。由此，提供一种能够降低在共源共栅连接电路的工作中最重要的电感，提高电路的工作性能的半导体器件。

公开(公告)号：CN1856842B

公开(公告)日：2010-05-26

申请号：CN200480027844.X

申请日：2004-09-24

Applicant: 夏普株式会社

Inventor： 佐藤知稔

IPC: G11C29/00

CPC classification number: G11C29/808 ,  G11C29/72 ,  G11C29/785 ,  G11C29/832

Abstract: 存储芯片(20)具有主存储单元(27)、救济存在于主存储单元(27)的缺陷的冗余行存储单元(28)及冗余列存储单元(29)、存储对应于主存储单元(27)的识别编号的识别编号指定端子(26)、输入识别编号的地址端子(21)、分配成将主存储单元(27)产生缺陷的存储空间与冗余单元(28)、(29)的存储空间置换的冗余行选择器电路(30)及冗余列选择器电路(31)，还具有：冗余选择器电路(30)、(31)，在从地址端子(21)输入的识别编号与识别编号指定端子(26)的识别编号一致的情况下，将与主存储单元(27)的缺陷对应的存储空间分配到冗余存储单元(28)、(29)。

公开(公告)号：CN1767054A

公开(公告)日：2006-05-03

申请号：CN200510104053.9

申请日：2005-09-14

Applicant: 夏普株式会社

Inventor： 佐藤知稔

IPC: G11C11/401 ,  G11C11/41 ,  G11C7/00 ,  G11C29/00

CPC classification number: G11C29/808 ,  G11C5/02 ,  G11C5/04 ,  G11C29/785

Abstract: 第1存储器芯片(10a～10d)具有作为用来存储数据的存储单元的存储器单元，但不具有作为用来补救存储单元的错误位的冗余存储单元的冗余存储器单元。进一步，只具有最低限度的逻辑器，以便利用第2存储器芯片的控制逻辑器进行工作。第2存储器芯片(20)既具有进行存储器单元和冗余存储器单元等存储器控制的控制逻辑器，也具有用来补救第1存储器芯片(10a～10d)的错误位的冗余存储器单元。存储器装置1将第1存储器芯片和第2存储器芯片层叠而构成。