-
公开(公告)号：CN100481445C
公开(公告)日：2009-04-22
申请号：CN200480014803.7
申请日：2004-05-28
IPC: H01L25/065 , H01L25/07 , H01L25/18
CPC classification number: H01L24/06 , H01L23/481 , H01L25/0657 , H01L29/0657 , H01L2224/0401 , H01L2224/05554 , H01L2224/16 , H01L2225/06513 , H01L2225/06541 , H01L2225/06555 , H01L2225/06562 , H01L2225/06593 , H01L2924/01004 , H01L2924/01006 , H01L2924/01029 , H01L2924/01033 , H01L2924/01039 , H01L2924/01055 , H01L2924/01078 , H01L2924/01082 , H01L2924/014 , H01L2924/10155 , H01L2924/14 , H01L2924/15311 , H01L2924/15331 , H01L2924/3011
Abstract: 本发明的目的在于，提供一种能够以相同结构层叠为多层以组装成模块的半导体芯片。以预定的设定次数的旋转对称或者以与包含所述旋转对称及对称轴线的面对称地形成各端子组(31～36)的各端子。公共连接端子组(32，36)的各端子(A0～A7，RFCG)在层叠方向两侧的表面部形成连接部。个别连接端子组(31，33)的各端子中，一个特定端子(CS；KEY)在层叠方向两侧的表面部的至少一方形成连接部，余下的相关端子(NC；DMY)在层叠方向两侧的表面部形成连接部。通过将这样的半导体芯片(20)分别相互错开规定角度或者进一步翻转以进行层叠，能够采用相同的半导体芯片(20)较佳地组装模块，其中，规定角度是指将360度除以所述设定次数得到的角度。
-
公开(公告)号：CN1795558A
公开(公告)日：2006-06-28
申请号：CN200480014803.7
申请日：2004-05-28
IPC: H01L25/065 , H01L25/07 , H01L25/18
CPC classification number: H01L24/06 , H01L23/481 , H01L25/0657 , H01L29/0657 , H01L2224/0401 , H01L2224/05554 , H01L2224/16 , H01L2225/06513 , H01L2225/06541 , H01L2225/06555 , H01L2225/06562 , H01L2225/06593 , H01L2924/01004 , H01L2924/01006 , H01L2924/01029 , H01L2924/01033 , H01L2924/01039 , H01L2924/01055 , H01L2924/01078 , H01L2924/01082 , H01L2924/014 , H01L2924/10155 , H01L2924/14 , H01L2924/15311 , H01L2924/15331 , H01L2924/3011
Abstract: 本发明的目的在于，提供一种能够以相同结构层叠为多层以组装成模块的电子部件。以预定的设定次数的旋转对称或者以与包含所述旋转对称及对称轴线的面对称地形成各端子组(31～36)的各端子。公共连接端子组(32，36)的各端子(A0～A7，RFCG)在层叠方向两侧的表面部形成连接部。个别连接端子组(31，33)的各端子中，一个特定端子(CS；KEY)在层叠方向两侧的表面部的至少一方形成连接部，余下的相关端子(NC；DMY)在层叠方向两侧的表面部形成连接部。通过将这样的电子部件(20)分别相互错开规定角度或者进一步翻转以进行层叠，能够采用相同的电子部件(20)较佳地组装模块，其中，规定角度是指将360度除以所述设定次数得到的角度。
-
公开(公告)号：CN1305133C
公开(公告)日：2007-03-14
申请号：CN200310119538.6
申请日：2003-11-28
IPC: H01L23/48 , H01L23/522 , H01L27/12 , H01L21/28 , H01L21/60
Abstract: 本发明得到易制造的半导体器件。具备：互相相向配置的第1和第2半导体衬底(1、2)；在第1半导体衬底(1)的相向面上形成、由第1半导体电路(3)和第1电极(7)构成的第1半导体元件(5)；在第2半导体衬底(2)的相向面上形成、由第2半导体电路(4)和第2电极(8)构成的第2半导体元件(6)；夹在第1与第2电极(7、8)之间的布线层(9)；及贯通第1半导体衬底(1)，同时连接在布线层(9)上且经布线层(9)与第1和第2电极(7、8)连接的贯通电极(12)，第2半导体衬底(2)在贯通电极(12)的侧面方向隔开配置，从第1半导体衬底(1)突出的贯通电极(12)的侧面和第2半导体元件(6)的侧面被绝缘材料(13)覆盖，贯通电极(12)的一端从第1半导体衬底(1)背面露出，另一端位于与第2半导体衬底(2)背面相同的高度，并从绝缘材料(13)露出。
-
公开(公告)号：CN1638076A
公开(公告)日：2005-07-13
申请号：CN200410098022.2
申请日：2004-12-03
CPC classification number: H01L23/481 , H01L21/76843 , H01L21/76898 , H01L24/03 , H01L24/05 , H01L24/11 , H01L24/13 , H01L24/16 , H01L24/48 , H01L25/0657 , H01L25/50 , H01L2224/02372 , H01L2224/0401 , H01L2224/04042 , H01L2224/05548 , H01L2224/05554 , H01L2224/05569 , H01L2224/0557 , H01L2224/13025 , H01L2224/16145 , H01L2224/16146 , H01L2224/48247 , H01L2224/48463 , H01L2224/73257 , H01L2225/0651 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06582 , H01L2225/06586 , H01L2924/00014 , H01L2924/0002 , H01L2924/01029 , H01L2924/01046 , H01L2924/01078 , H01L2924/01079 , H01L2924/01322 , H01L2924/01327 , H01L2924/04941 , H01L2924/12042 , H01L2924/12044 , H01L2924/15311 , H01L2924/181 , H01L2224/45099 , H01L2224/05552 , H01L2924/00 , H01L2924/00012
Abstract: 一种半导体芯片的制造方法，包括：从具有表面及背面并在上述表面形成有功能元件的半导体基板的上述表面，形成向该半导体基板的厚度方向延伸的凹部的工序；向上述凹部的内壁面供给不活泼的第1金属材料而形成氧化防止膜的工序；在该形成氧化防止膜的工序后，向上述凹部内供给含有比上述第1金属材料易氧化的金属的第2金属材料的工序；电连接上述第2金属材料与上述功能元件的工序；在残留上述氧化防止膜的状态下，从其背面去除上述半导体基板，使之变得比上述凹部的深度薄，将上述凹部形成为贯通基板的贯通孔，将上述第2金属材料形成为电连接上述表面侧与上述背面侧的贯通电极，同时形成为从上述背面侧突出的背面侧突起电极的薄型化工序。
-
公开(公告)号：CN1738027A
公开(公告)日：2006-02-22
申请号：CN200510091409.X
申请日：2005-08-10
IPC: H01L21/822 , H01L21/28 , H01L21/768 , H01L21/60 , H01L27/00 , H01L25/00
Abstract: 本发明提供一种半导体芯片的制造方法，包括：在具有表面及背面并在所述表面上形成了功能元件的半导体基板的所述表面上，形成比所述半导体基板的厚度更小的给定的深度的表面侧凹部的工序；向该表面侧凹部内供给非金属材料，将由该非金属材料制成的虚设塞子嵌入所述表面侧凹部中的虚设塞子形成工序；在该虚设塞子形成工序之后，将所述半导体基板的所述背面侧部分除去，将所述半导体基板薄型化为比所述表面侧凹部的深度更小的厚度，将所述表面侧凹部制成贯穿孔的薄型化工序；将所述贯穿孔内的所述虚设塞子除去的虚设塞子除去工序；在该虚设塞子除去工序之后，向所述贯穿孔供给金属材料，形成贯穿电极的工序。
-
Patent Agency Ranking
公开(公告)号：CN100461371C
公开(公告)日：2009-02-11
申请号：CN200510091409.X
申请日：2005-08-10
IPC: H01L21/822 , H01L21/28 , H01L21/768 , H01L21/60 , H01L27/00 , H01L25/00
Abstract: 本发明提供一种半导体芯片的制造方法，包括：在具有表面及背面并在所述表面上形成了功能元件的半导体基板的所述表面上，形成比所述半导体基板的厚度更小的给定的深度的表面侧凹部的工序；向该表面侧凹部内供给非金属材料，将由该非金属材料制成的虚设塞子嵌入所述表面侧凹部中的虚设塞子形成工序；在该虚设塞子形成工序之后，将所述半导体基板的所述背面侧部分除去，将所述半导体基板薄型化为比所述表面侧凹部的深度更小的厚度，将所述表面侧凹部制成贯穿孔的薄型化工序；将所述贯穿孔内的所述虚设塞子除去的虚设塞子除去工序；在该虚设塞子除去工序之后，向所述贯穿孔供给金属材料，形成贯穿电极的工序。
-
公开(公告)号：CN100440467C
公开(公告)日：2008-12-03
申请号：CN200410098022.2
申请日：2004-12-03
CPC classification number: H01L23/481 , H01L21/76843 , H01L21/76898 , H01L24/03 , H01L24/05 , H01L24/11 , H01L24/13 , H01L24/16 , H01L24/48 , H01L25/0657 , H01L25/50 , H01L2224/02372 , H01L2224/0401 , H01L2224/04042 , H01L2224/05548 , H01L2224/05554 , H01L2224/05569 , H01L2224/0557 , H01L2224/13025 , H01L2224/16145 , H01L2224/16146 , H01L2224/48247 , H01L2224/48463 , H01L2224/73257 , H01L2225/0651 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06582 , H01L2225/06586 , H01L2924/00014 , H01L2924/0002 , H01L2924/01029 , H01L2924/01046 , H01L2924/01078 , H01L2924/01079 , H01L2924/01322 , H01L2924/01327 , H01L2924/04941 , H01L2924/12042 , H01L2924/12044 , H01L2924/15311 , H01L2924/181 , H01L2224/45099 , H01L2224/05552 , H01L2924/00 , H01L2924/00012
Abstract: 一种半导体芯片的制造方法，包括：从具有表面及背面并在上述表面形成有功能元件的半导体基板的上述表面，形成向该半导体基板的厚度方向延伸的凹部的工序；向上述凹部的内壁面供给不活泼的第1金属材料而形成氧化防止膜的工序；在该形成氧化防止膜的工序后，向上述凹部内供给含有比上述第1金属材料易氧化的金属的第2金属材料的工序；电连接上述第2金属材料与上述功能元件的工序；在残留上述氧化防止膜的状态下，从其背面去除上述半导体基板，使之变得比上述凹部的深度薄，将上述凹部形成为贯通基板的贯通孔，将上述第2金属材料形成为电连接上述表面侧与上述背面侧的贯通电极，同时形成为从上述背面侧突出的背面侧突起电极的薄型化工序。
-
公开(公告)号：CN1311523C
公开(公告)日：2007-04-18
申请号：CN200410008003.6
申请日：2004-03-05
Applicant: 株式会社瑞萨科技 , 株式会社东芝 , 新光电气工业株式会社
IPC: H01L21/02 , H01L21/304 , H01L21/00
Abstract: 本发明可以在半导体晶片与支撑板贴合前后不对运送系统进行改变而将其加以利用，同时得到能放宽对半导体晶片的加工精度以及半导体晶片与支撑板的对位精度的要求，提高半导体元件的制造效率的半导体晶片。本发明的半导体晶片在边缘部形成了通过对背面削除来进行分离的台阶部4部，该台阶部4的深度大于通过对背面进行削除加工而形成的最终加工厚度，并且它的从平坦面1a向径向外侧方向延伸的尺寸比半导体晶片1和同该半导体晶片1有大致相同直径的支撑板的直径尺寸的加工公差的最大值减最小值之差与将半导体晶片1同支撑板贴合时产生的对位误差的最大值的总和值大。
-
公开(公告)号：CN103000642A
公开(公告)日：2013-03-27
申请号：CN201210068481.0
申请日：2012-03-15
Applicant: 株式会社东芝
IPC: H01L27/146
CPC classification number: H01L27/14636 , H01L27/1464 , H01L27/14687
Abstract: 公开一种半导体装置及其制造方法。根据一个实施例，半导体装置包括：装置基板；和支持基板。支持基板，在上述装置基板上接合。上述装置基板，在与上述支持基板的接合面侧的外周部具有第1沟槽。
-
公开(公告)号：CN100563000C
公开(公告)日：2009-11-25
申请号：CN200710096315.0
申请日：2007-04-10
Applicant: 株式会社东芝
IPC: H01L25/00 , H01L25/065 , H01L25/10 , H01L23/48 , H01L21/60
CPC classification number: H01L2224/04105 , H01L2224/12105 , H01L2224/19 , H01L2224/32225 , H01L2224/73267 , H01L2224/92244 , H01L2224/18 , H01L2924/00012
Abstract: 一种半导体器件，具备：表面侧形成有电极焊盘的半导体基板；贯通电极，其具有：形成为从所述半导体基板的背面侧到达形成于所述电极焊盘上的金属凸块的贯通孔，以覆盖所述贯通孔的内壁的方式形成的绝缘树脂，以及在利用所述绝缘树脂与所述半导体基板绝缘的状态下形成于所述贯通孔内，并将所述电极焊盘与所述半导体基板的背面侧电连接的导体；半导体芯片，其以背面彼此相对的方式安装在所述半导体基板的背面侧；以及布线，其将所述贯通电极和形成于所述半导体芯片的电极电连接。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.038 seconds)
