-
公开(公告)号:CN116858854A
公开(公告)日:2023-10-10
申请号:CN202311131858.7
申请日:2023-09-04
Applicant: 季华实验室
IPC: G01N21/95 , G01N21/63 , G01N21/84 , G01N27/22 , G01B21/00 , G01R31/26 , G06F17/10 , G06T7/00 , G06T7/70 , G06F17/18 , H01L21/66
Abstract: 本申请属于测量掺杂浓度的技术领域,公开了一种掺杂浓度的修正方法、装置、电子设备及存储介质,该方法包括:步骤S101,获取测量点的数量、位置坐标和掺杂浓度数据,步骤S102,基于数量和位置坐标,结合预设的判断规则,判断掺杂浓度数据是否存在缺陷信息,若是,则执行步骤S103,若否,则执行步骤S104,步骤S103,对存在缺陷信息的掺杂浓度数据进行修正,得到修正后的掺杂浓度数据,步骤S104,确定不存在缺陷信息的掺杂浓度数据为修正后的掺杂浓度数据,通过对掺杂浓度存在缺陷信息的测量点进行掺杂浓度修正,得到修正后的掺杂浓度,提高了掺杂浓度的测量效率。
-
公开(公告)号:CN115725960A
公开(公告)日:2023-03-03
申请号:CN202211437848.1
申请日:2022-11-15
Applicant: 季华实验室
IPC: C23C16/458 , C23C16/02 , C23C16/14 , C23C16/32 , C23C16/505 , C23C16/52 , C23C16/56 , C30B25/12
Abstract: 本申请涉及半导体领域,公开了一种具有TaC复合涂层的石墨盘及其制备方法,具有TaC复合涂层的石墨盘的制备方法包括以下步骤:对石墨盘表面进行图形化预处理,使所述石墨盘表面形成规则整齐排列的凹坑阵列;在所述石墨盘表面依次形成SiC涂层、金属涂层、TaC涂层,使所述石墨盘表面形成TaC复合涂层;在所述TaC涂层表面进行后处理使所述TaC涂层表面非晶化,在高温惰性气体氛围中进行退火处理。本申请所提供的具有TaC复合涂层的石墨盘及其制备方法,通过优化改进石墨盘表面的预处理方法,增加涂层与石墨表面之间的结合强度,提升涂层的可靠性;通过优化TaC复合涂层结构,减少涂层裂纹的产生,进一步提升涂层的可靠性。
-
公开(公告)号:CN114093990A
公开(公告)日:2022-02-25
申请号:CN202210055643.0
申请日:2022-01-18
Applicant: 季华实验室
Abstract: 本申请涉及半导体器件领域,公开了一种紫外LED垂直芯片外延结构及其制备方法,紫外LED垂直芯片外延结构,包括硅衬底以及由下至上依次设置在硅衬底上的预铺Al层、AlN缓冲层、AlyGa1‑yN缓冲层、掺杂Si的N型AlyGa1‑yN电流扩展层、AlyGa1‑yN spacer层、第一掺杂Si的GaN层、应力释放层、第二掺杂Si的GaN层、多量子阱发光层、电子阻挡层、掺杂Mg的P型AlyGa1‑yN电流扩展层、掺杂Mg的P型GaN欧姆接触层;应力释放层和多量子阱发光层均中不掺杂硅。本申请提供的紫外LED垂直芯片外延结构,能够避免因应力释放层和发光层掺Si导致的位错密度增加。
-
公开(公告)号:CN114023646A
公开(公告)日:2022-02-08
申请号:CN202210005520.6
申请日:2022-01-05
Applicant: 季华实验室
IPC: H01L21/335 , H01L29/06 , H01L29/778
Abstract: 本申请涉及半导体器件领域,公开了一种高阻值GaN基HEMT器件及其制备方法,制备方法包括以下步骤:氮化处理;预铺Al;生长AlN缓冲层:依次生长第一AlN缓冲层、第二AlN缓冲层和第三AlN缓冲层;生长AlGaN缓冲层:依次生长第一AlyGa1‑yN缓冲层和第二AlyGa1‑yN缓冲层;生长自掺碳高阻值GaN外延层;生长GaN沟道层;生长AlyGa1‑yN势垒层;生长GaN帽层。本申请通过优化工艺,可以大幅降低AlN缓冲层以及自掺碳高阻值GaN外延层的位错密度,提高晶体质量。
-
公开(公告)号:CN119121387A
公开(公告)日:2024-12-13
申请号:CN202411589106.X
申请日:2024-11-08
Applicant: 季华实验室
Abstract: 本发明涉及半导体加工技术领域,具体公开了一种进气结构、P型碳化硅外延生长装置及方法,进气盒采用三种通道进气,不仅能灵活控制C2H4、TCS、TMA进入反应室的方式,还能更加精准的调控大尺寸SiC外延的厚度和掺杂浓度的均匀性;通过调整进气通道以及流量的组合,能够在P型高速外延生长时大幅减少SiC外延片边缘与中心的P型掺杂浓度差,实现较低的掺杂浓度不均匀性;从SiC外延的设备硬件和工艺方法两方面同时入手,提出了简单有效的硬件设计方案和外延工艺方法,用来解决高速外延生长时P型外延片掺杂浓度均匀性差的问题。这比单一的改造外延设备或单纯的调整外延工艺参数更加省时省力,且效果更好。
-
公开(公告)号:CN119121386A
公开(公告)日:2024-12-13
申请号:CN202411589110.6
申请日:2024-11-08
Applicant: 季华实验室
Abstract: 本发明涉及半导体加工技术领域,具体公开了一种SiC外延片生长装置及方法,在上半月结构下表面位置增加一个可放置挡板的支撑结构,将碳化硅衬底放置在载片盘上,在外延生长前,将挡板放置在支撑结构上,并且挡板位于载片盘上方;在碳化硅衬底外延生长过程中,支撑结构通入外部电流能够对挡板加热升温,抑制3C‑SiC的沉积和颗粒生成,在若干次外延生长后,将挡板移出反应室,对挡板进行清洁处理,便于再次使用。
-
公开(公告)号:CN116623296A
公开(公告)日:2023-08-22
申请号:CN202310419900.9
申请日:2023-04-19
Applicant: 季华实验室
Abstract: 本发明公开了一种有效降低碳化硅外延片缺陷密度的方法,属于半导体加工领域,将生长外延层的步骤分成了若干个周期,每个周期内依次包括高速生长过程、气氛修正过程和低速生长过程,气氛修正过程中的硅源流量小于低速生长过程的硅源流量,且碳源流量为零。气氛修正过程避免外延层长期处于富碳环境中,能够周期性地修正反应室中的气氛,全程不会完全中断生长源气流,对台阶流生长模式的影响小,有利于降低外延片缺陷密度,低速生长过程在不中断生长源气流的前提下起到刻蚀作用和退火作用相结合的综合效果,有利于修复衬底表面缺陷、提升外延层的结晶质量,从而为下一轮高速生长过程提供良好表面作为基础,能进一步减少外延片缺陷。
-
公开(公告)号:CN114023646B
公开(公告)日:2022-04-22
申请号:CN202210005520.6
申请日:2022-01-05
Applicant: 季华实验室
IPC: H01L21/335 , H01L29/06 , H01L29/778
Abstract: 本申请涉及半导体器件领域,公开了一种高阻值GaN基HEMT器件及其制备方法,制备方法包括以下步骤:氮化处理;预铺Al;生长AlN缓冲层:依次生长第一AlN缓冲层、第二AlN缓冲层和第三AlN缓冲层;生长AlGaN缓冲层:依次生长第一AlyGa1‑yN缓冲层和第二AlyGa1‑yN缓冲层;生长自掺碳高阻值GaN外延层;生长GaN沟道层;生长AlyGa1‑yN势垒层;生长GaN帽层。本申请通过优化工艺,可以大幅降低AlN缓冲层以及自掺碳高阻值GaN外延层的位错密度,提高晶体质量。
-
公开(公告)号:CN118758194B
公开(公告)日:2024-11-12
申请号:CN202411249912.2
申请日:2024-09-06
Applicant: 季华实验室
Abstract: 本申请涉及外延层厚度测量技术领域,具体提供了一种高精度傅里叶变换红外光谱仪及外延层厚度测量方法,该光谱仪包括:探测头;样品台;驱动机构;反射镜;控制器,用于获取样品信号集,还用于在每次获取样品信号集前和/或每次完成样品信号集的获取后,控制驱动机构驱动样品台旋转和/或水平移动,以将反射镜移动至探测头下方,并通过探测头获取背景信号,还用于根据预设的转换关系、样品信号集和对应的背景信号获取同一待测量外延片上的各个测量点位对应的外延层厚度;该光谱仪能够有效地解决由于预先获取的背景信号与每次测量外延层厚度的过程中实际的背景信号存在较大的偏差而导致外延层厚度的测量精度低的问题和提高外延层厚度的测量效率。
-
公开(公告)号:CN116516485A
公开(公告)日:2023-08-01
申请号:CN202310704429.8
申请日:2023-06-14
Applicant: 季华实验室
Abstract: 本发明公开了一种变温度碳化硅外延方法及一种碳化硅外延片,属于半导体工艺领域,方法步骤包括,以第一硅源氢气比、第一碳硅比和第一掺杂浓度在第一温度下生长出第一缓冲层,将反应室温度提高至第二温度短暂刻蚀后,在第二温度下重新通入满足第一硅源氢气比、第一碳硅比的硅源和碳源,并通入具有更低掺杂浓度的掺杂源,生长出第二缓冲层,将反应室温度降回第一温度短暂刻蚀后,以第一温度生长高速外延层。本发明在第二温度形成台阶聚集形貌,阻止三角形缺陷沿 方向的扩展,整个工艺中通过升降温过程中断外延工艺,形成生长界面,通过界面上的碳空位钉扎基平面位错,阻止其延伸进入外延层,提高基平面位错向刃位错的转化效率。
-
-
-
-
-
-
-
-
-