-
公开(公告)号:CN110957413B
公开(公告)日:2023-05-19
申请号:CN201910912617.3
申请日:2019-09-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H10N30/87 , H10N30/00 , H10N30/063
Abstract: 本公开的各种实施例涉及用于压电装置的击穿电压增强的结构与方法。一种压电金属‑绝缘体‑金属(metal‑insulator‑metal,MIM)装置包含顶部电极与底部电极之间的压电结构。压电层包含上覆底部区域的顶部区域。底部区域的外侧壁延伸穿过顶部区域的外侧壁。顶部区域的外侧壁与顶部电极的外侧壁对齐。压电层配置成有助于限制顶部电极与压电层的分层。
-
公开(公告)号:CN110943155B
公开(公告)日:2023-12-29
申请号:CN201910789075.5
申请日:2019-08-26
Applicant: 台湾积体电路制造股份有限公司
Abstract: 在一些实施例中提供一种压电器件。所述压电器件包括半导体衬底。在半导体衬底之上设置有第一电极。在第一电极上设置有压电结构。在压电结构上设置有第二电极。在半导体衬底之上设置有加热元件。加热元件被配置成将压电结构加热到恢复温度达一时间段,其中将压电结构加热到恢复温度达所述时间段会改善压电器件的劣化的电特性。
-
公开(公告)号:CN110957413A
公开(公告)日:2020-04-03
申请号:CN201910912617.3
申请日:2019-09-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L41/047 , H01L41/08 , H01L41/293
Abstract: 本公开的各种实施例涉及一种压电金属-绝缘体-金属(metal-insulator-metal,MIM)装置,其包含顶部电极与底部电极之间的压电结构。压电层包含上覆底部区域的顶部区域。底部区域的外侧壁延伸穿过顶部区域的外侧壁。顶部区域的外侧壁与顶部电极的外侧壁对齐。压电层配置成有助于限制顶部电极与压电层的分层。
-
公开(公告)号:CN110954585A
公开(公告)日:2020-04-03
申请号:CN201910882064.1
申请日:2019-09-18
Applicant: 台湾积体电路制造股份有限公司
IPC: G01N27/414
Abstract: 本发明实施例涉及生物场效应晶体管传感器的差动式感测、生物场效应晶体管传感器的制造方法及其感测方法。本揭露提供一种传感器阵列,其包含半导体衬底、第一多个FET传感器及第二多个FET传感器。所述FET传感器的各者包含:沟道区,其位于所述半导体衬底中的源极区与漏极区之间且位于放置于所述沟道区的第一侧上的栅极结构下方;及介电质层,其经放置于与所述沟道区的所述第一侧相对的所述沟道区的第二侧上。第一多个捕获试剂在所述第一多个FET传感器的所述沟道区上方耦合到所述介电质层,且第二多个捕获试剂在所述第二多个FET传感器的所述沟道区上方耦合到所述介电质层。
-
公开(公告)号:CN105047627B
公开(公告)日:2018-03-09
申请号:CN201510096437.4
申请日:2015-03-04
Applicant: 台湾积体电路制造股份有限公司
Inventor: 亚历克斯·卡尔尼茨基 , 段孝勤 , 黄士芬 , 郑新立 , 徐英杰
IPC: H01L23/48 , H01L21/768
CPC classification number: H01L23/481 , H01L21/76898 , H01L23/528 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了半导体结构及其制造方法。半导体结构包括:具有顶面和底面的晶圆衬底;以及通过穿过晶圆衬底的顶面和底面的深沟槽绝缘体限定在晶圆衬底中的导电柱。制造半导体结构的方法包括以下步骤。从晶圆衬底的顶面形成深沟槽以在晶圆衬底中限定导电区。用掺杂剂掺杂导电区。用绝缘材料填充深沟槽以形成深沟槽绝缘体。以及从晶圆衬底的底面减薄晶圆衬底以暴露深沟槽绝缘体并且隔离导电区,从而形成导电柱。
-
公开(公告)号:CN106816438A
公开(公告)日:2017-06-09
申请号:CN201611092388.8
申请日:2016-11-29
Applicant: 台湾积体电路制造股份有限公司
Inventor: 李陈毅 , 黄士芬 , 王培伦 , 何大椿 , 钟于彰 , 穆罕默德·阿尔-夏欧卡 , 亚历克斯·卡尔尼茨基
IPC: H01L27/088 , H01L21/8234
CPC classification number: H01L27/0883 , G05F3/08 , G05F3/242 , H01L21/82345 , H01L21/823821 , H01L21/823885 , H01L27/0222 , H01L27/0922 , H01L27/0924 , H01L29/495 , H01L29/4958 , H01L29/4966 , H01L29/785 , H01L27/0886 , H01L21/823431
Abstract: 本发明的一些实施例提供了一种半导体器件。该半导体器件包括:第一晶体管,被配置为包括第一阈值电压水平。该第一晶体管包括栅极结构。该栅极结构包括:包括第一导电类型的第一部件。第二晶体管被配置为包括与第一阈值电压水平不同的第二阈值电压水平。该第二晶体管包括栅极结构。该栅极结构包括:包括第一导电类型的第二部件。至少一个额外部件设置在第二部件上方。该至少一个额外部件包括与第一导电类型相反的第二导电类型。连接第一晶体管和第二晶体管以通过第一阈值电压水平和第二阈值电压水平之间的期望电压差确定至少一个额外部件的数量。本发明还提供了另一种半导体器件和一种制造半导体器件的方法。
-
公开(公告)号:CN117250776A
公开(公告)日:2023-12-19
申请号:CN202310963930.6
申请日:2023-08-02
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种硅光子电路中的波长调谐的方法包括接收总线波导、与总线波导光学耦合的环形谐振器以及在总线波导和环形谐振器上方的介电层。所述方法还包括在第一温度执行第一加热工艺以加热介电层,其中第一加热工艺将环形谐振器的初始谐振波长位移到比初始谐振波长短的第一谐振波长。第一加热工艺将初始谐振波长永久位移到第一谐振波长,第一谐振波长是没有热量施加到环形谐振器时的波长,加热引起介电膜的性质变化,而导致介电膜对光波导产生应力,应力可以用受控的方式改变硅光子装置中的波长,而允许位移来调整谐振波长。
-
公开(公告)号:CN110954585B
公开(公告)日:2023-05-09
申请号:CN201910882064.1
申请日:2019-09-18
Applicant: 台湾积体电路制造股份有限公司
IPC: G01N27/414
Abstract: 本发明实施例涉及生物场效应晶体管传感器的差动式感测、生物场效应晶体管传感器的制造方法及其感测方法。本揭露提供一种传感器阵列,其包含半导体衬底、第一多个FET传感器及第二多个FET传感器。所述FET传感器的各者包含:沟道区,其位于所述半导体衬底中的源极区与漏极区之间且位于放置于所述沟道区的第一侧上的栅极结构下方;及介电质层,其经放置于与所述沟道区的所述第一侧相对的所述沟道区的第二侧上。第一多个捕获试剂在所述第一多个FET传感器的所述沟道区上方耦合到所述介电质层,且第二多个捕获试剂在所述第二多个FET传感器的所述沟道区上方耦合到所述介电质层。
-
公开(公告)号:CN109801968B
公开(公告)日:2021-10-08
申请号:CN201811257747.X
申请日:2018-10-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L29/06 , H01L21/336
Abstract: 本公开实施例提供一种半导体元件,包括具有元件区域的半导体基板。隔离结构于封闭路径中横向延伸,以标定元件区域。第一源极/漏极区域及第二源极/漏极区域,位于元件区域中且横向相隔。第一源极/漏极区域的侧壁与隔离结构于第一隔离结构侧壁直接接触。第一源极/漏极区域的其余侧壁与隔离结构分隔。选择性导电沟道位于元件区域中,选择性导电沟道自第一源极/漏极区域横向延伸至第二源极/漏极区域。半导体元件还包括具有中央部分及第一外围部分的平板。中央部分覆盖选择性导电沟道,且第一外围部分朝第一隔离结构侧壁突出于中央部分。
-
公开(公告)号:CN112350612A
公开(公告)日:2021-02-09
申请号:CN201911081771.7
申请日:2019-11-07
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本揭露涉及一种用于恢复或防止压电装置的劣化装置性能的方法及其系统。用于恢复压电装置的劣化装置性能的方法包括在运行模式中藉由对压电装置施加大于或等于第一振幅的一或多个电压脉冲以在第一时间段内操作压电装置,和在第一时间段的期间确定压电装置的性能参数具有已与参考值偏离大于预定阈值的第一值。在第二时间段的期间,方法更包括向压电装置施加包括正电压偏压和负电压偏压的双极性半波。在第三时间段的期间,方法更包括在运行模式中操作压电装置,其中性能参数具有第二值。第二值与参考值之间的绝对差小于第一值与参考值之间的绝对差。
-
-
-
-
-
-
-
-
-