-
-
公开(公告)号：CN106672889B
公开(公告)日：2021-08-24
申请号：CN201610724049.0
申请日：2016-08-25
Applicant: 台湾积体电路制造股份有限公司
Abstract: 半导体结构包括第一器件、第二器件、第一孔洞、第二孔洞和密封物体。第二器件接触至第一器件，其中，在第一器件和第二器件之间形成室。第一孔洞设置在第二器件中并且限定在具有第一圆周的第一端和具有第二圆周的第二端之间。第二孔洞设置在第二器件中并且与第一孔洞对准。密封物体密封第二孔洞。第一端与室连接，并且第一圆周与第二圆周不同。本发明的实施例还涉及半导体器件及其制造方法。
-
公开(公告)号：CN110649157B
公开(公告)日：2022-11-29
申请号：CN201910305463.1
申请日：2019-04-16
Applicant: 台湾积体电路制造股份有限公司
Abstract: 根据本发明的实施例，提供了一种电子器件，其包括电容器和覆盖电容器的钝化层。电容器包括第一电极、设置在第一电极上方的介电层和设置在介电层上方的第二电极。第一电极的面积大于介电层的面积，并且介电层的面积大于第二电极的面积，使得电容器的侧具有多阶梯结构。根据本发明的实施例，还提供了半导体器件以及制造电子器件的方法。
-
公开(公告)号：CN114512414A
公开(公告)日：2022-05-17
申请号：CN202011285090.5
申请日：2020-11-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/66
Abstract: 本发明实施例涉及测试结构及其制造方法，利用测试结构的半导体结构测试方法。本揭露提供一种半导体结构测试方法，其包含步骤：形成测试结构；将静电力形成于所述测试结构的多晶硅结构；以及测量所述多晶硅结构的电容值。在形成所述测试结构时，其包含步骤：提供第一衬底，其具有第一表面；将第一沟槽形成于所述第一衬底的所述第一表面；将多晶硅结构形成于所述第一沟槽；以及将第二沟槽形成于所述第一衬底的所述第一表面，在侧视角度上使所述多晶硅结构悬空于所述第二沟槽内。本揭露还包含所述测试结构以及所述测试结构的制造方法。
-
公开(公告)号：CN106672889A
公开(公告)日：2017-05-17
申请号：CN201610724049.0
申请日：2016-08-25
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: B81B7/008 , B81B3/0005 , B81B7/0041 , B81B2201/02 , B81B2207/012 , B81C1/00277 , B81C1/00293 , B81C2203/0145 , B81C2203/0172 , B81C2203/019 , B81C2203/0792 , H01L2224/11
Abstract: 半导体结构包括第一器件、第二器件、第一孔洞、第二孔洞和密封物体。第二器件接触至第一器件，其中，在第一器件和第二器件之间形成室。第一孔洞设置在第二器件中并且限定在具有第一圆周的第一端和具有第二圆周的第二端之间。第二孔洞设置在第二器件中并且与第一孔洞对准。密封物体密封第二孔洞。第一端与室连接，并且第一圆周与第二圆周不同。本发明的实施例还涉及半导体器件及其制造方法。
-
Patent Agency Ranking
公开(公告)号：CN110957413B
公开(公告)日：2023-05-19
申请号：CN201910912617.3
申请日：2019-09-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H10N30/87 , H10N30/00 , H10N30/063
Abstract: 本公开的各种实施例涉及用于压电装置的击穿电压增强的结构与方法。一种压电金属‑绝缘体‑金属(metal‑insulator‑metal，MIM)装置包含顶部电极与底部电极之间的压电结构。压电层包含上覆底部区域的顶部区域。底部区域的外侧壁延伸穿过顶部区域的外侧壁。顶部区域的外侧壁与顶部电极的外侧壁对齐。压电层配置成有助于限制顶部电极与压电层的分层。
-
公开(公告)号：CN110071083A
公开(公告)日：2019-07-30
申请号：CN201910115849.6
申请日：2013-09-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/488 , H01L21/98 , H01L23/10
Abstract: 本发明公开的一种方法包括可以在晶圆上形成晶圆密封环，该晶圆密封环具有带图案密度的图案结构。晶圆密封环图案结构可以包括具有宽度和间隔约等于晶圆上管芯接合环的宽度和间隔的多条线。具有形成在其上的晶圆密封环的晶圆可以接合至不具有晶圆密封环的晶圆。一对晶圆可以形成为具有以相应的方式形成的对应晶圆密封环。可以将该对晶圆接合在一起并且具有对准并接合在一起的晶圆密封环以在接合的晶圆之间形成密封环结构。
-
公开(公告)号：CN104716050A
公开(公告)日：2015-06-17
申请号：CN201410101723.0
申请日：2014-03-18
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: B81B7/007 , B81B7/02 , B81B2201/0235 , B81B2201/0242 , B81B2201/0264 , B81B2207/07 , B81B2207/094 , B81B2207/095 , B81C1/00301 , B81C2203/0154 , B81C2203/0771 , H01L21/568 , H01L24/19 , H01L24/97 , H01L2224/12105 , H01L2224/73267 , H01L2924/18162
Abstract: 本发明提供了一种形成具有模塑通孔的半导体器件的方法，该方法包括共晶接合覆盖晶圆和基底晶圆以形成晶圆封装件。基底晶圆包括第一芯片封装件部分、第二芯片封装件部分和第三芯片封装件部分。覆盖晶圆包括多个隔离沟槽和多个分离沟槽，相对于覆盖晶圆的相同表面，分离沟槽的深度比隔离沟槽的深度更大。该方法也包括去除覆盖晶圆的一部分以暴露第一芯片封装件部分接触件、第二芯片封装件部分接触件和第三芯片封装件部分接触件。该方法还包括分离晶圆封装件以将晶圆封装件分离成第一芯片封装件、第二芯片封装件和第三芯片封装件。本发明还提供具有模塑通孔的半导体器件。
-
公开(公告)号：CN115196584B
公开(公告)日：2025-03-28
申请号：CN202210140057.6
申请日：2022-02-16
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明实施例涉及半导体结构及其制作方法。本发明实施例提供一种半导体结构。所述半导体结构包含第一衬底、半导体层、第二衬底及共晶密封结构。所述半导体层在所述第一衬底上方。所述半导体层具有至少部分穿过所述半导体层的腔。所述第二衬底在所述半导体层上方。所述第二衬底具有贯穿孔。所述共晶密封结构在所述第二衬底上且覆盖所述贯穿孔。所述共晶密封结构包括第一金属层及共晶接合在所述第一金属层上的第二金属层。本发明实施例还提供一种用于制作半导体结构的方法。
-
公开(公告)号：CN110943155B
公开(公告)日：2023-12-29
申请号：CN201910789075.5
申请日：2019-08-26
Applicant: 台湾积体电路制造股份有限公司
Abstract: 在一些实施例中提供一种压电器件。所述压电器件包括半导体衬底。在半导体衬底之上设置有第一电极。在第一电极上设置有压电结构。在压电结构上设置有第二电极。在半导体衬底之上设置有加热元件。加热元件被配置成将压电结构加热到恢复温度达一时间段，其中将压电结构加热到恢复温度达所述时间段会改善压电器件的劣化的电特性。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.046 seconds)
