公开(公告)号：CN101626031B

公开(公告)日：2011-04-20

申请号：CN200910134320.5

申请日：2009-04-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 苏如意 ,  蒋柏煜 ,  黄宗义 ,  蔡俊琳 ,  周建志 ,  龚正

IPC: H01L29/78 ,  H01L29/38

CPC classification number: H01L29/4983 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/086 ,  H01L29/1045 ,  H01L29/66659 ,  H01L29/66689 ,  H01L29/7816 ,  H01L29/7835

Abstract: 本发明提供一种半导体结构，该结构包括一第一阱区，位于一半导体基板上，其具有一第一导电类型；一第二阱区，位于半导体基板上，且横向邻接于第一阱区，第二阱区具有相反于第一导电类型的一第二导电类型；一栅极介电质，从第一阱区上方延伸至第二阱区上方；一漏极区域，位于第二井区中；一源极区域，位于闸极介电质的一侧，并位于汲极区域与闸极介电质邻接侧的相反侧；一栅极，位于栅极介电质上，其中栅极包括直接位于第二阱区上方的一第一部分区域和直接位于第一阱区上方的一第二部分区域，其中第一部分区域具有一第一掺质浓度，其小于第二部分区域具有的一第二掺质浓度。本发明能够降低源极对漏极的导通电阻，以及降低HVMOS元件的漏电流。

公开(公告)号：CN101562195B

公开(公告)日：2010-12-08

申请号：CN200810212304.9

申请日：2008-09-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 姚智文 ,  蒋柏煜 ,  蔡俊琳 ,  黄宗义

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/063 ,  H01L29/0623 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/0878 ,  H01L29/1045 ,  H01L29/1095 ,  H01L29/66659 ,  H01L29/66689 ,  H01L29/7816 ,  H01L29/7833 ,  H01L29/7835 ,  H01L29/7836

Abstract: 本发明是有关于一种半导体结构，其包括：一半导体基材；一第一高电压掺杂井区，位于该半导体基材上，具有一第一电性；一第二高电压掺杂井区，位于该半导体基材上，具有与该第一电性相反的一第二电性，并横向地邻接该第一高电压掺杂井区；一栅介电层，从该第一高电压掺杂井区上方延伸至该第二高电压掺杂井区上方；一栅极，位于该栅介电层上方；一漏极区，位于该第二高电压掺杂井区之中；一源极区，位于该栅介电层的一侧，与该漏极区反向相对；及一深掺杂p型井区，位于该第二高电压掺杂井区下方，具有该第一电性，其中该深掺杂p型井区实质上并未直接地形成在该漏极区的正下方。本发明可降低源极-漏极之间的开启状态电阻值，增进开启状态的驱动电流。

公开(公告)号：CN101546785B

公开(公告)日：2011-11-30

申请号：CN200910128887.1

申请日：2009-03-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蒋柏煜 ,  蔡俊琳 ,  姚智文 ,  何大椿

IPC: H01L29/872 ,  H01L29/06 ,  H01L29/36

CPC classification number: H01L29/872 ,  H01L29/0623 ,  H01L29/0649

Abstract: 本发明揭示一种集成电路结构，该结构包括：一半导体基底；一阱区，位于半导体基底上方，具有一第一导电型；一含金属层，位于阱区上方，其中含金属层与阱区构成一肖特基势垒(Schottky barrier)；一隔离区，围绕含金属层；以及一深阱区，位于含金属层下方，具有相反于第一导电型的一第二导电型。深阱区至少有一部分与一部分的含金属层呈垂直重叠。深阱区经由阱区而与隔离区及含金属层呈垂直隔开。本发明可以改进击穿电压、降低漏电流，以及可调整击穿电压。

公开(公告)号：CN102237357A

公开(公告)日：2011-11-09

申请号：CN201010513876.8

申请日：2010-10-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 柳瑞兴 ,  蒋柏煜 ,  姚智文 ,  钟于彰 ,  段孝勤

IPC: H01L27/02 ,  H01L21/76 ,  H01L21/762

CPC classification number: H01L27/088 ,  H01L21/76289 ,  H01L21/823481 ,  H01L29/0623 ,  H01L29/0653 ,  H01L29/7816

Abstract: 本发明提供一种集成电路装置及其制造方法。在一实施例中，一种集成电路装置包含：一基板，其具有一第一表面和一第二表面，该第二表面相对于该第一表面；一第一装置和一第二装置，其覆盖该基板；及一隔离结构，其从该第一表面延伸穿过该基板到该第二表面，且介于该第一装置和该第二装置之间。

公开(公告)号：CN101626031A

公开(公告)日：2010-01-13

申请号：CN200910134320.5

申请日：2009-04-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 苏如意 ,  蒋柏煜 ,  黄宗义 ,  蔡俊琳 ,  周建志 ,  龚正

IPC: H01L29/78 ,  H01L29/38

CPC classification number: H01L29/4983 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/086 ,  H01L29/1045 ,  H01L29/66659 ,  H01L29/66689 ,  H01L29/7816 ,  H01L29/7835

Abstract: 本发明提供一种半导体结构，该结构包括一第一阱区，位于一半导体基板上，其具有一第一导电类型；一第二阱区，位于半导体基板上，且横向邻接于第一阱区，第二阱区具有相反于第一导电类型的一第二导电类型；一栅极介电质，从第一阱区上方延伸至第二阱区上方；一漏极区域，位于第二井区中；一源极区域，位于闸极介电质的一侧，并位于汲极区域与闸极介电质邻接侧的相反侧；一栅极，位于栅极介电质上，其中栅极包括直接位于第二阱区上方的一第一部分区域和直接位于第一阱区上方的一第二部分区域，其中第一部分区域具有一第一掺质浓度，其小于第二部分区域具有的一第二掺质浓度。本发明能够降低源极对漏极的导通电阻，以及降低HVMOS元件的漏电流。

公开(公告)号：CN1964071A

公开(公告)日：2007-05-16

申请号：CN200610099188.5

申请日：2006-08-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 伍佑国 ,  陈富信 ,  蒋柏煜 ,  姜安民

IPC: H01L29/78 ,  H01L27/04

CPC classification number: H01L29/7816 ,  H01L29/0653 ,  H01L29/0878 ,  H01L29/42356

Abstract: 本发明是有关于一种高功率金属氧化半导体元件，包括一P型基极区域，此P型基极区域具有N+型源极且在施以电负载时其偏压与P型基材不同。在一实施例中，使用NPN配置的LDMOS元件，而且其元件源极与基层接点耦接以防止产生NPN寄生元件。P型基极区域形成在N型井内，此N型井将基极区域与P形基材以及环绕的P型井隔开。高掺杂的N+型埋藏层隔开N型井与P型基材，以防止垂直电击穿。

公开(公告)号：CN102082174B

公开(公告)日：2013-02-13

申请号：CN201010299853.1

申请日：2010-09-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 姚智文 ,  潘善仁 ,  柳瑞兴 ,  周学良 ,  蒋柏煜 ,  陈吉智 ,  段孝勤

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

CPC classification number: H01L29/7816 ,  H01L29/086 ,  H01L29/402 ,  H01L29/42368 ,  H01L29/66689

Abstract: 本发明揭露具有栅极接口结构的高电压装置及用以形成高电压装置的方法，高电压装置包含基板、栅极接口结构、栅极、金属层以及至少一源/漏极区间。其中，栅极接口结构位于基板上方且具有第一部分与第二部分。第一部分具有第一厚度，且位于基板中第一掺杂型的第一井区间上。第二部分具有第二厚度，且位于第二掺杂型的一第二井区间上。第一厚度大于第二厚度。栅极设置于栅极介电结构上。金属层设置于栅极上且与栅极耦接，金属层沿着该栅极介电结构下方的通道的方向延伸。源/漏极区间设置于第一掺杂型的第一井区间中。

公开(公告)号：CN102082174A

公开(公告)日：2011-06-01

申请号：CN201010299853.1

申请日：2010-09-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 姚智文 ,  潘善仁 ,  柳瑞兴 ,  周学良 ,  蒋柏煜 ,  陈吉智 ,  段孝勤

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

CPC classification number: H01L29/7816 ,  H01L29/086 ,  H01L29/402 ,  H01L29/42368 ,  H01L29/66689

Abstract: 本发明揭露具有栅极接口结构的高电压装置及用以形成高电压装置的方法，高电压装置包含基板、栅极接口结构、栅极、金属层以及至少一源/漏极区间。其中，栅极接口结构位于基板上方且具有第一部分与第二部分。第一部分具有第一厚度，且位于基板中第一掺杂型的第一井区间上。第二部分具有第二厚度，且位于第二掺杂型的一第二井区间上。第一厚度大于第二厚度。栅极设置于栅极介电结构上。金属层设置于栅极上且与栅极耦接，金属层沿着该栅极介电结构下方的通道的方向延伸。源/漏极区间设置于第一掺杂型的第一井区间中。

公开(公告)号：CN101626032B

公开(公告)日：2010-12-08

申请号：CN200910140147.X

申请日：2009-07-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄柏晟 ,  黄宗义 ,  陈富信 ,  黄麒铨 ,  蒋柏煜

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/0847 ,  H01L21/266 ,  H01L29/0634 ,  H01L29/0692 ,  H01L29/42368 ,  H01L29/66659 ,  H01L29/7835 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明揭示一种半导体结构，其包括：一半导体基底，具有一第一导电型；一前高电压阱区，位于半导体基底内，其中前高电压阱区具有与第一导电型相反的一第二导电型；一高电压阱区，位于前高电压阱区上方，其中高电压阱区具有第二导电型；一场环型物，具有第一导电型且占据高电压阱区的顶部；以及一隧道，具有第一导电型且位于前高电压阱区与高电压阱区内且电性连接场环型物与半导体基底。根据本发明的半导体结构，超高电压MOSFET的导通电阻可降低，且装置的击穿电压得以增加。同样也可改善超高电压MOSFET的稳定性。再者，本发明的好处在于不需使用额外的掩模。

公开(公告)号：CN101626032A

公开(公告)日：2010-01-13

申请号：CN200910140147.X

申请日：2009-07-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄柏晟 ,  黄宗义 ,  陈富信 ,  黄麒铨 ,  蒋柏煜

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/0847 ,  H01L21/266 ,  H01L29/0634 ,  H01L29/0692 ,  H01L29/42368 ,  H01L29/66659 ,  H01L29/7835 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明揭示一种半导体结构，其包括：一半导体基底，具有一第一导电型；一前高电压阱区，位于半导体基底内，其中前高电压阱区具有与第一导电型相反的一第二导电型；一高电压阱区，位于前高电压阱区上方，其中高电压阱区具有第二导电型；一场环型物，具有第一导电型且占据高电压阱区的顶部；以及一隧道，具有第一导电型且位于前高电压阱区与高电压阱区内且电性连接场环型物与半导体基底。根据本发明的半导体结构，超高电压MOSFET的导通电阻可降低，且装置的击穿电压得以增加。同样也可改善超高电压MOSFET的稳定性。再者，本发明的好处在于不需使用额外的掩模。