知搜-全球专利检索

  1. Login
  2. Sign Up

Search Results

9 records (took 0.025 seconds)

    半导体装置及其制造方法
    1.
    发明公开
    半导体装置及其制造方法 有权

    公开(公告)号：CN1971916A

    公开(公告)日：2007-05-30

    申请号：CN200610115090.4

    申请日：2006-08-24

    Applicant: 台湾积体电路制造股份有限公司

    Inventor： 陈富信 ,  黄婉华 ,  李国廷 ,  伍佑国 ,  姜安民

    IPC: H01L27/088 ,  H01L27/092 ,  H01L21/8234 ,  H01L21/8238

    CPC classification number: H01L21/823418 ,  H01L21/26513 ,  H01L21/266 ,  H01L21/823481

    Abstract: 本发明提供一种半导体装置及其制造方法，半导体装置的制造方法包括提供基底，在基底上形成第一栅极结构与第二栅极结构，且两栅极结构之间彼此电性隔离，在基底中的第一栅极结构两侧形成第一双扩散区域，在基底中的第二栅极结构两侧形成第二双扩散区域，在第一双扩散区域中形成第一源极/漏极区域，以及在第二双扩散区域中形成第二源极/漏极区域，其中，第一双扩散区域是作为轻掺杂源极/漏极区域使用。因此，本发明的半导体装置及其制造方法能够将同时制造高电压装置与低电压装置的集成电路制造方法简化，又可减少热载子注入效应的发生，以及在集成电路的制造过程中，可节省至少两次的掩模形成步骤以及离子注入步骤，而大大的减少制造成本。

    晶体管及其形成方法
    2.
    发明授权
    晶体管及其形成方法 失效

    公开(公告)号：CN100411191C

    公开(公告)日：2008-08-13

    申请号：CN200510090165.3

    申请日：2005-08-11

    Applicant: 台湾积体电路制造股份有限公司

    Inventor： 伍佑国 ,  姜安民 ,  许顺良

    IPC: H01L29/78 ,  H01L21/336

    CPC classification number: H01L29/0852 ,  H01L21/74 ,  H01L21/7621 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/42368 ,  H01L29/66659 ,  H01L29/7835

    Abstract: 本发明提供一种晶体管及其形成方法。第一掺杂阱区形成于一阱层的第一主动区中；至少一部分的上述第一掺杂阱区相邻于上述晶体管的一栅极；一凹部形成于上述第一掺杂阱区中，上述凹部的深度较好为至少500；第一隔离区形成于上述阱层的上表面，并至少部分位于一隔离区上；至少一部分的第二隔离区形成于上述凹部中；一部分的上述第二隔离区低于上述第一隔离区；一漏极区形成于上述凹部中；上述第二隔离区是位于上述栅极与上述漏极区之间。本发明所述晶体管及其形成方法，通过减少热载流子效应，并提升打开时的崩溃电压，而提升LDMOS晶体管的性能，亦可提升可靠度、增加栅极氧化层的完整性、并在高电压时得到较理想的电流－电压曲线。

    高压半导体装置、半导体装置及其形成方法
    5.
    发明授权
    高压半导体装置、半导体装置及其形成方法 失效

    公开(公告)号：CN1953209B

    公开(公告)日：2010-10-13

    申请号：CN200610075255.X

    申请日：2006-04-17

    Applicant: 台湾积体电路制造股份有限公司

    Inventor： 田威廉 ,  陈富信 ,  林瑞文 ,  伍佑国

    IPC: H01L29/78 ,  H01L27/04 ,  H01L21/336 ,  H01L21/822

    CPC classification number: H01L29/66659 ,  H01L29/7835

    Abstract: 本发明提供一种半导体装置及其制造方法。本发明的实施例包括形成第一掺杂区与第二掺杂区。第一掺杂区与第二掺杂区可形成作为高压N型金属氧化物半导体晶体管的双扩散漏极架构。第一掺杂区的栅极侧边缘设置于部分栅电极的下方。第二掺杂区形成于第一掺杂区内，且相邻于栅电极。第二掺杂区的栅极侧边缘与最接近的栅电极间隙壁的侧壁相距第一距离。第二掺杂区的隔离区侧边缘与最接近的隔离区的侧壁相距第二距离。至少一介电层，设置于栅电极的侧壁的上方；介电层的蚀刻速率小于间隙壁的蚀刻速率。本发明可有效地改进HVMOS的性能。

    晶体管及其形成方法
    7.
    发明公开
    晶体管及其形成方法 失效

    公开(公告)号：CN1734786A

    公开(公告)日：2006-02-15

    申请号：CN200510090165.3

    申请日：2005-08-11

    Applicant: 台湾积体电路制造股份有限公司

    Inventor： 伍佑国 ,  姜安民 ,  许顺良

    IPC: H01L29/78 ,  H01L21/336

    CPC classification number: H01L29/0852 ,  H01L21/74 ,  H01L21/7621 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/42368 ,  H01L29/66659 ,  H01L29/7835

    Abstract: 本发明提供一种晶体管及其形成方法。第一掺杂阱区形成于一阱层的第一主动区中；至少一部分的上述第一掺杂阱区相邻于上述晶体管的一栅极；一凹部形成于上述第一掺杂阱区中，上述凹部的深度较好为至少500；第一隔离区形成于上述阱层的上表面，并至少部分位于一隔离区上；至少一部分的第二隔离区形成于上述凹部中；一部分的上述第二隔离区低于上述第一隔离区；一漏极区形成于上述凹部中；上述第二隔离区是位于上述栅极与上述漏极区之间。本发明所述晶体管及其形成方法，通过减少热载流子效应，并提升打开时的崩溃电压，而提升LDMOS晶体管的性能，亦可提升可靠度、增加栅极氧化层的完整性、并在高电压时得到较理想的电流－电压曲线。

    半导体装置及其制造方法
    8.
    发明授权
    半导体装置及其制造方法 有权

    公开(公告)号：CN100490150C

    公开(公告)日：2009-05-20

    申请号：CN200610115090.4

    申请日：2006-08-24

    Applicant: 台湾积体电路制造股份有限公司

    Inventor： 陈富信 ,  黄婉华 ,  李国廷 ,  伍佑国 ,  姜安民

    IPC: H01L27/088 ,  H01L27/092 ,  H01L21/8234 ,  H01L21/8238

    CPC classification number: H01L21/823418 ,  H01L21/26513 ,  H01L21/266 ,  H01L21/823481

    Abstract: 本发明提供一种半导体装置及其制造方法，半导体装置的制造方法包括提供基底，在基底上形成第一栅极结构与第二栅极结构，且两栅极结构之间彼此电性隔离，在基底中的第一栅极结构两侧形成第一双扩散区域，在基底中的第二栅极结构两侧形成第二双扩散区域，在第一双扩散区域中形成第一源极/漏极区域，以及在第二双扩散区域中形成第二源极/漏极区域，其中，第一双扩散区域是作为轻掺杂源极/漏极区域使用。因此，本发明的半导体装置及其制造方法能够将同时制造高电压装置与低电压装置的集成电路制造方法简化，又可减少热载子注入效应的发生，以及在集成电路的制造过程中，可节省至少两次的掩模形成步骤以及离子注入步骤，而大大的减少制造成本。

Patent Agency Ranking