公开(公告)号：CN1967870A

公开(公告)日：2007-05-23

申请号：CN200610019889.3

申请日：2006-03-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李国廷 ,  伍佑国 ,  陈富信 ,  姜安民

IPC: H01L29/78 ,  H01L27/04 ,  H01L21/336 ,  H01L21/822

CPC classification number: H01L21/761 ,  H01L29/0847 ,  H01L29/1083 ,  H01L29/42368 ,  H01L29/66568 ,  H01L29/7833

Abstract: 本发明涉及一种半导体结构，包括设置于半导体基板上的埋层，埋层为第一型掺杂。第一磊晶层形成于埋层上，其为第二型掺杂。第二磊晶层形成于埋层上，其为第二型掺杂；隔离结构设置于埋层上并设置于第一磊晶层与第二磊晶层之间，且该隔离结构为第一型掺杂。第一井区形成于第一磊晶层上，其为第二型掺杂；第二井区形成于第二磊晶层上，其为第二型掺杂；以及第三井区形成于隔离结构上并设置于第一井区与第二井区之间，且该第三井区为第一型掺杂。隔离结构与埋层及第三井区交界，以阻挡第一井区与第二井区的漏电流路径。

公开(公告)号：CN100411191C

公开(公告)日：2008-08-13

申请号：CN200510090165.3

申请日：2005-08-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 伍佑国 ,  姜安民 ,  许顺良

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/0852 ,  H01L21/74 ,  H01L21/7621 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/42368 ,  H01L29/66659 ,  H01L29/7835

Abstract: 本发明提供一种晶体管及其形成方法。第一掺杂阱区形成于一阱层的第一主动区中；至少一部分的上述第一掺杂阱区相邻于上述晶体管的一栅极；一凹部形成于上述第一掺杂阱区中，上述凹部的深度较好为至少500；第一隔离区形成于上述阱层的上表面，并至少部分位于一隔离区上；至少一部分的第二隔离区形成于上述凹部中；一部分的上述第二隔离区低于上述第一隔离区；一漏极区形成于上述凹部中；上述第二隔离区是位于上述栅极与上述漏极区之间。本发明所述晶体管及其形成方法，通过减少热载流子效应，并提升打开时的崩溃电压，而提升LDMOS晶体管的性能，亦可提升可靠度、增加栅极氧化层的完整性、并在高电压时得到较理想的电流－电压曲线。

公开(公告)号：CN100490150C

公开(公告)日：2009-05-20

申请号：CN200610115090.4

申请日：2006-08-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈富信 ,  黄婉华 ,  李国廷 ,  伍佑国 ,  姜安民

IPC: H01L27/088 ,  H01L27/092 ,  H01L21/8234 ,  H01L21/8238

CPC classification number: H01L21/823418 ,  H01L21/26513 ,  H01L21/266 ,  H01L21/823481

Abstract: 本发明提供一种半导体装置及其制造方法，半导体装置的制造方法包括提供基底，在基底上形成第一栅极结构与第二栅极结构，且两栅极结构之间彼此电性隔离，在基底中的第一栅极结构两侧形成第一双扩散区域，在基底中的第二栅极结构两侧形成第二双扩散区域，在第一双扩散区域中形成第一源极/漏极区域，以及在第二双扩散区域中形成第二源极/漏极区域，其中，第一双扩散区域是作为轻掺杂源极/漏极区域使用。因此，本发明的半导体装置及其制造方法能够将同时制造高电压装置与低电压装置的集成电路制造方法简化，又可减少热载子注入效应的发生，以及在集成电路的制造过程中，可节省至少两次的掩模形成步骤以及离子注入步骤，而大大的减少制造成本。

公开(公告)号：CN1964071A

公开(公告)日：2007-05-16

申请号：CN200610099188.5

申请日：2006-08-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 伍佑国 ,  陈富信 ,  蒋柏煜 ,  姜安民

IPC: H01L29/78 ,  H01L27/04

CPC classification number: H01L29/7816 ,  H01L29/0653 ,  H01L29/0878 ,  H01L29/42356

Abstract: 本发明是有关于一种高功率金属氧化半导体元件，包括一P型基极区域，此P型基极区域具有N+型源极且在施以电负载时其偏压与P型基材不同。在一实施例中，使用NPN配置的LDMOS元件，而且其元件源极与基层接点耦接以防止产生NPN寄生元件。P型基极区域形成在N型井内，此N型井将基极区域与P形基材以及环绕的P型井隔开。高掺杂的N+型埋藏层隔开N型井与P型基材，以防止垂直电击穿。

公开(公告)号：CN100461455C

公开(公告)日：2009-02-11

申请号：CN200610019889.3

申请日：2006-03-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李国廷 ,  伍佑国 ,  陈富信 ,  姜安民

IPC: H01L29/78 ,  H01L27/04 ,  H01L21/336 ,  H01L21/822

CPC classification number: H01L21/761 ,  H01L29/0847 ,  H01L29/1083 ,  H01L29/42368 ,  H01L29/66568 ,  H01L29/7833

Abstract: 本发明涉及一种半导体结构，包括设置于半导体基板上的埋层，埋层为第一型掺杂。第一磊晶层形成于埋层上，其为第二型掺杂。第二磊晶层形成于埋层上，其为第二型掺杂；隔离结构设置于埋层上并设置于第一磊晶层与第二磊晶层之间，且该隔离结构为第一型掺杂。第一井区形成于第一磊晶层上，其为第二型掺杂；第二井区形成于第二磊晶层上，其为第二型掺杂；以及第三井区形成于隔离结构上并设置于第一井区与第二井区之间，且该第三井区为第一型掺杂。隔离结构与埋层及第三井区交界，以阻挡第一井区与第二井区的漏电流路径。

公开(公告)号：CN1734786A

公开(公告)日：2006-02-15

申请号：CN200510090165.3

申请日：2005-08-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 伍佑国 ,  姜安民 ,  许顺良

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/0852 ,  H01L21/74 ,  H01L21/7621 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/42368 ,  H01L29/66659 ,  H01L29/7835

Abstract: 本发明提供一种晶体管及其形成方法。第一掺杂阱区形成于一阱层的第一主动区中；至少一部分的上述第一掺杂阱区相邻于上述晶体管的一栅极；一凹部形成于上述第一掺杂阱区中，上述凹部的深度较好为至少500；第一隔离区形成于上述阱层的上表面，并至少部分位于一隔离区上；至少一部分的第二隔离区形成于上述凹部中；一部分的上述第二隔离区低于上述第一隔离区；一漏极区形成于上述凹部中；上述第二隔离区是位于上述栅极与上述漏极区之间。本发明所述晶体管及其形成方法，通过减少热载流子效应，并提升打开时的崩溃电压，而提升LDMOS晶体管的性能，亦可提升可靠度、增加栅极氧化层的完整性、并在高电压时得到较理想的电流－电压曲线。

公开(公告)号：CN1971916A

公开(公告)日：2007-05-30

申请号：CN200610115090.4

申请日：2006-08-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈富信 ,  黄婉华 ,  李国廷 ,  伍佑国 ,  姜安民

IPC: H01L27/088 ,  H01L27/092 ,  H01L21/8234 ,  H01L21/8238

CPC classification number: H01L21/823418 ,  H01L21/26513 ,  H01L21/266 ,  H01L21/823481

Abstract: 本发明提供一种半导体装置及其制造方法，半导体装置的制造方法包括提供基底，在基底上形成第一栅极结构与第二栅极结构，且两栅极结构之间彼此电性隔离，在基底中的第一栅极结构两侧形成第一双扩散区域，在基底中的第二栅极结构两侧形成第二双扩散区域，在第一双扩散区域中形成第一源极/漏极区域，以及在第二双扩散区域中形成第二源极/漏极区域，其中，第一双扩散区域是作为轻掺杂源极/漏极区域使用。因此，本发明的半导体装置及其制造方法能够将同时制造高电压装置与低电压装置的集成电路制造方法简化，又可减少热载子注入效应的发生，以及在集成电路的制造过程中，可节省至少两次的掩模形成步骤以及离子注入步骤，而大大的减少制造成本。