公开(公告)号：CN113594251A

公开(公告)日：2021-11-02

申请号：CN202110852948.X

申请日：2016-08-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 约根德拉·亚达夫 ,  陈吉智 ,  柳瑞兴 ,  姚智文

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/40 ,  H01L29/423 ,  H01L21/336 ,  H01L21/28

Abstract: 本发明实施例提供了一种功率MOSFET器件及其制造方法。该功率MOSFET器件包括：衬底；场板，位于衬底上方；栅电极，具有第一部分和第二部分，其中，栅电极的第一部分位于场板上方；第一介电层，位于栅电极的第一部分与场板之间；第二介电层，位于场板和衬底之间，其中，第二介电层由同种材料形成；第一间隔件，横向围绕第一介电层；第二间隔件，位于衬底上，与第二介电层的侧壁和第一间隔件的侧壁接触且与场板分隔，并且第二间隔件的部分与位于衬底的功率MOSFET器件的漏极区重叠；以及硅化物，形成在栅电极的顶面上且完全覆盖栅电极。

公开(公告)号：CN101241934B

公开(公告)日：2010-06-02

申请号：CN200710196046.5

申请日：2007-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈吉智 ,  林怡君 ,  吴国铭 ,  柳瑞兴

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/06 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/66689 ,  H01L21/26586 ,  H01L29/7816

Abstract: 本发明提供一种半导体装置的制造方法。该方法包括以下步骤：在半导体衬底上形成堆叠结构；图案化堆叠结构的介电层与导电层，以露出半导体衬底的第一区域，并由此形成堆叠结构的第一侧壁；在第一侧壁上形成单边间隙壁；形成第一掩模层，并覆盖堆叠结构的一部分区域、单边间隙壁以及半导体衬底的第一区域；除去未被第一掩模层覆盖的导电层与介电层，使得半导体衬底的第二区域露出，并由此形成堆叠结构的第二侧壁；进行第一离子注入步骤，以形成体掺杂区域；除去第一掩模层；以及进行第二离子注入步骤，以形成漏极掺杂区域。本发明能够充分保护栅极堆叠结构，可获得稳定的阈电压值，并且正向离子注入部分的工艺窗口不致变窄。

公开(公告)号：CN101241934A

公开(公告)日：2008-08-13

申请号：CN200710196046.5

申请日：2007-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈吉智 ,  林怡君 ,  吴国铭 ,  柳瑞兴

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/06 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/66689 ,  H01L21/26586 ,  H01L29/7816

Abstract: 本发明提供一种半导体装置及其制造方法。上述半导体装置包括半导体衬底。图案化的栅极结构设置于该半导体衬底上。单边间隙壁设置于该栅极结构的第一侧壁上。第一型的体掺杂区域形成于该半导体衬底内，且邻近该栅极结构的第二侧壁。第二型的源极掺杂区域形成于该体掺杂区域上，且具有边端与该栅极结构的该第二侧壁对齐。第二型的漏极掺杂区域形成于该半导体衬底内，且具有边端与该单边间隙壁的外侧面对齐。本发明能够充分保护栅极堆叠结构，避免其受到正向离子注入部分损伤，因此可获得稳定的阈电压值，并且正向离子注入部分的工艺窗口不致变窄，并且可完全与先进的高电压与高功率元件工艺技术整合。

公开(公告)号：CN103208522B

公开(公告)日：2016-08-31

申请号：CN201210199469.3

申请日：2012-06-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 伍震威 ,  柳瑞兴 ,  蔡军 ,  周学良 ,  陈吉智

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/423

CPC classification number: H01L29/7816 ,  H01L29/0649 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/402 ,  H01L29/42368

Abstract: 一种具有伪栅极的LDMOS晶体管包括：形成在衬底的上方的延伸漂移区；形成在延伸漂移区中的漏极区；形成在延伸漂移区中的沟道区；形成在沟道区中的源极区及形成在延伸漂移区的上方的介电层。具有伪栅极的LDMOS晶体管还包括：形成在沟道区的上方的有源栅极及形成在延伸漂移区的上方的伪栅极。伪栅极有利于减少LDMOS晶体管的栅极电荷同时维持LDMOS晶体管的击穿电压。本发明还提供具有伪栅极的横向DMSO器件。

公开(公告)号：CN102956704B

公开(公告)日：2015-12-09

申请号：CN201210084622.8

申请日：2012-03-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈吉智 ,  田昆玄 ,  柳瑞兴

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/336

CPC classification number: H01L29/7809 ,  H01L29/0878 ,  H01L29/41766 ,  H01L29/41775 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/66734

Abstract: MOSFET包括半导体衬底，具有：顶面；第一导电类型的体区，位于所述半导体衬底中；以及双扩散区DDD区，具有低于体区的底面的顶面。DDD区为第二导电类型，第二导电类型与第一导电类型相反。MOSFET进一步包括：栅极氧化物，和通过栅极氧化物与体区隔离开的栅电极。栅极氧化物的一部分和栅电极的一部分低于体区的顶面。

公开(公告)号：CN102956704A

公开(公告)日：2013-03-06

申请号：CN201210084622.8

申请日：2012-03-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈吉智 ,  田昆玄 ,  柳瑞兴

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/336

CPC classification number: H01L29/7809 ,  H01L29/0878 ,  H01L29/41766 ,  H01L29/41775 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/66734

Abstract: MOSFET包括半导体衬底，具有：顶面；第一导电类型的体区，位于所述半导体衬底中；以及双扩散区DDD区，具有低于体区的底面的顶面。DDD区为第二导电类型，第二导电类型与第一导电类型相反。MOSFET进一步包括：栅极氧化物，和通过栅极氧化物与体区隔离开的栅电极。栅极氧化物的一部分和栅电极的一部分低于体区的顶面。

公开(公告)号：CN106898646A

公开(公告)日：2017-06-27

申请号：CN201610765851.4

申请日：2016-08-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 约根德拉·亚达夫 ,  陈吉智 ,  柳瑞兴 ,  姚智文

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/423 ,  H01L21/28 ,  H01L29/06

CPC classification number: H01L29/7823 ,  H01L27/0733 ,  H01L29/0847 ,  H01L29/0865 ,  H01L29/0882 ,  H01L29/1095 ,  H01L29/402 ,  H01L29/42356 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/512 ,  H01L29/66659 ,  H01L29/66681 ,  H01L29/7835

Abstract: 本发明实施例提供了一种半导体器件及其制造方法。半导体器件包括衬底、源极区、漏极区、场板和栅电极。源极区具有第一导电类型，并且位于衬底内的第一侧。漏极区具有第一导电类型，并且位于与衬底内的第一侧相对的第二侧。场板位于场板上方且介于源极区和漏极区之间。栅电极的一部分位于场板的上方。

公开(公告)号：CN103208522A

公开(公告)日：2013-07-17

申请号：CN201210199469.3

申请日：2012-06-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 伍震威 ,  柳瑞兴 ,  蔡军 ,  周学良 ,  陈吉智

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/423

CPC classification number: H01L29/7816 ,  H01L29/0649 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/402 ,  H01L29/42368

Abstract: 一种具有伪栅极的LDMOS晶体管包括：形成在衬底的上方的延伸漂移区；形成在延伸漂移区中的漏极区；形成在延伸漂移区中的沟道区；形成在沟道区中的源极区及形成在延伸漂移区的上方的介电层。具有伪栅极的LDMOS晶体管还包括：形成在沟道区的上方的有源栅极及形成在延伸漂移区的上方的伪栅极。伪栅极有利于减少LDMOS晶体管的栅极电荷同时维持LDMOS晶体管的击穿电压。本发明还提供具有伪栅极的横向DMSO器件。

公开(公告)号：CN102082174B

公开(公告)日：2013-02-13

申请号：CN201010299853.1

申请日：2010-09-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 姚智文 ,  潘善仁 ,  柳瑞兴 ,  周学良 ,  蒋柏煜 ,  陈吉智 ,  段孝勤

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

CPC classification number: H01L29/7816 ,  H01L29/086 ,  H01L29/402 ,  H01L29/42368 ,  H01L29/66689

Abstract: 本发明揭露具有栅极接口结构的高电压装置及用以形成高电压装置的方法，高电压装置包含基板、栅极接口结构、栅极、金属层以及至少一源/漏极区间。其中，栅极接口结构位于基板上方且具有第一部分与第二部分。第一部分具有第一厚度，且位于基板中第一掺杂型的第一井区间上。第二部分具有第二厚度，且位于第二掺杂型的一第二井区间上。第一厚度大于第二厚度。栅极设置于栅极介电结构上。金属层设置于栅极上且与栅极耦接，金属层沿着该栅极介电结构下方的通道的方向延伸。源/漏极区间设置于第一掺杂型的第一井区间中。

公开(公告)号：CN102082174A

公开(公告)日：2011-06-01

申请号：CN201010299853.1

申请日：2010-09-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 姚智文 ,  潘善仁 ,  柳瑞兴 ,  周学良 ,  蒋柏煜 ,  陈吉智 ,  段孝勤

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

CPC classification number: H01L29/7816 ,  H01L29/086 ,  H01L29/402 ,  H01L29/42368 ,  H01L29/66689

Abstract: 本发明揭露具有栅极接口结构的高电压装置及用以形成高电压装置的方法，高电压装置包含基板、栅极接口结构、栅极、金属层以及至少一源/漏极区间。其中，栅极接口结构位于基板上方且具有第一部分与第二部分。第一部分具有第一厚度，且位于基板中第一掺杂型的第一井区间上。第二部分具有第二厚度，且位于第二掺杂型的一第二井区间上。第一厚度大于第二厚度。栅极设置于栅极介电结构上。金属层设置于栅极上且与栅极耦接，金属层沿着该栅极介电结构下方的通道的方向延伸。源/漏极区间设置于第一掺杂型的第一井区间中。