公开(公告)号：CN113808960B

公开(公告)日：2024-11-19

申请号：CN202110693215.6

申请日：2021-06-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 罗登元 ,  庄立朴 ,  潘信瑜

IPC: H01L21/50 ,  H01L21/56 ,  H01L25/16 ,  H01L23/16 ,  H01L23/31 ,  H01L23/367 ,  H10B80/00

Abstract: 提供了封装结构及其形成方法。一种方法包括在插件晶圆的第一面上形成第一电连接器和第二电连接器。使用第一电连接器，将集成电路管芯接合至插件晶圆的第一面。邻近集成电路管芯，将加强件结构连接至插件晶圆的第一面。在平面图中，加强件结构覆盖第二电连接器。用第一密封剂密封集成电路管芯和加强件结构。将插件晶圆和加强件结构单个化，以形成堆叠结构。本申请的实施例提供了集成电路封装件和方法。

公开(公告)号：CN111192858B

公开(公告)日：2023-05-16

申请号：CN201910232291.X

申请日：2019-03-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈世伟 ,  陈志华 ,  潘信瑜 ,  蔡豪益 ,  庄立朴 ,  郭庭豪

IPC: H01L23/31 ,  H01L23/367 ,  H01L21/50 ,  H01L21/56

Abstract: 一种半导体封装件包括重布线结构、至少一个半导体装置、散热组件及包封材料。所述至少一个半导体装置设置在所述重布线结构上且电连接到所述重布线结构。所述散热组件设置在所述重布线结构上且包括凹陷部分及延伸部分，所述凹陷部分接纳所述至少一个半导体装置，所述延伸部分连接到所述凹陷部分且接触所述重布线结构，其中所述凹陷部分接触所述至少一个半导体装置。所述包封材料设置在所述重布线结构之上，其中所述包封材料填充所述凹陷部分且包封所述至少一个半导体装置。

公开(公告)号：CN107622994A

公开(公告)日：2018-01-23

申请号：CN201710438836.3

申请日：2017-06-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张守仁 ,  普翰屏 ,  黄启铭 ,  潘信瑜 ,  吴凯强 ,  许森贵 ,  万厚德

IPC: H01L23/58

Abstract: 一种半导体装置结构包括一第一装置。半导体装置结构包括一导电部件位于第一装置上方。半导体装置结构包括一导电遮蔽层位于第一装置与导电部件之间。导电遮蔽层具有多个开口，且开口的最大宽度小于第一装置所产生的能量的波长。

公开(公告)号：CN106711140A

公开(公告)日：2017-05-24

申请号：CN201610723801.X

申请日：2016-08-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 潘信瑜 ,  普翰屏 ,  曹佩华 ,  徐语晨

IPC: H01L27/04 ,  H01L23/522 ,  H01L21/60 ,  H01L21/50

CPC classification number: H01L23/585 ,  H01L21/563 ,  H01L23/3171 ,  H01L23/3192 ,  H01L23/562 ,  H01L23/564 ,  H01L24/03 ,  H01L24/05 ,  H01L24/09 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/81 ,  H01L2224/02373 ,  H01L2224/0345 ,  H01L2224/03462 ,  H01L2224/0401 ,  H01L2224/05552 ,  H01L2224/05553 ,  H01L2224/05554 ,  H01L2224/05555 ,  H01L2224/05572 ,  H01L2224/05583 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05666 ,  H01L2224/06133 ,  H01L2224/11334 ,  H01L2224/1145 ,  H01L2224/11462 ,  H01L2224/11849 ,  H01L2224/13111 ,  H01L2224/13139 ,  H01L2224/13147 ,  H01L2224/16145 ,  H01L2224/16227 ,  H01L2224/81815 ,  H01L2924/351 ,  H01L2924/35121

Abstract: 示例性半导体器件包括半导体衬底和在半导体衬底上方的互连结构。互连结构包括功能电路区和通过缓冲区与功能电路区间隔开的密封环的第一部分。器件还包括在互连结构上方的钝化层和在钝化层上方并且连接密封环的第一部分的密封环的第二部分。密封环的第二部分设置在缓冲区中。本发明的实施例还提供了一种形成半导体器件的方法。

公开(公告)号：CN113451290A

公开(公告)日：2021-09-28

申请号：CN202110712544.0

申请日：2021-06-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许森贵 ,  潘信瑜 ,  林建璋

IPC: H01L25/16 ,  H01L23/367 ,  H01L23/498 ,  H01L23/522

Abstract: 本公开提供一种半导体封装。半导体封装包括半导体管芯、聚合物层堆叠、多个重布线元件及无源滤波器。聚合物层覆盖半导体管芯的前表面。多个重布线元件及无源滤波器设置在聚合物层堆叠中。无源滤波器包括接地平面及多个导电垫。接地平面与导电垫交叠，且多个导电垫在侧向上彼此隔开。接地平面电耦合到参考电压。多个导电垫电连接到接地平面、电浮置或者电耦合到直流(DC)电压。

公开(公告)号：CN113035801A

公开(公告)日：2021-06-25

申请号：CN202011539154.X

申请日：2020-12-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄立朴 ,  刘重希 ,  普翰屏 ,  潘信瑜 ,  刘明凯 ,  柯亭竹

IPC: H01L23/367 ,  H01L27/108 ,  H01L27/11 ,  H01L27/11502 ,  H01L27/11585 ,  H01L27/22 ,  H01L27/24 ,  H01L21/50 ,  H01L21/56

Abstract: 描述一种存储器装置，其包含基础芯片和安装在基础芯片上且与基础芯片连接的存储器立方体。存储器立方体包含多个堆叠层，且多个堆叠层中的每一层包含由包封体横向包覆的半导体芯片和重布线结构。多个堆叠层的半导体芯片通过多个堆叠层中的重布线结构与基础芯片电连接。存储器立方体包含延伸穿过多个堆叠层且连接到基础芯片的热路径结构。热路径结构具有比包封体的导热率更大的导热率。热路径结构与多个堆叠层中的半导体芯片和基础芯片电隔离。

公开(公告)号：CN1841714A

公开(公告)日：2006-10-04

申请号：CN200510125803.0

申请日：2005-11-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 倪庆羽 ,  袁从棣 ,  潘信瑜

IPC: H01L23/36

CPC classification number: H01L23/433 ,  H01L24/31 ,  H01L2224/16225 ,  H01L2224/27013 ,  H01L2224/29111 ,  H01L2224/2919 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/83051 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/0132 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/15787 ,  H01L2924/1579 ,  H01L2924/16152 ,  H01L2924/3011 ,  H01L2924/3025 ,  H01L2924/00 ,  H01L2224/13111 ,  H01L2924/0665 ,  H01L2224/0401

Abstract: 本发明是有关于一种半导体元件封装结构，在一实施例中，封装元件包括一晶片，晶片具有主动表面及一位于相对侧的耦合表面，晶片具有一或多集成电路和凸块。元件包括热耦合于晶片耦合表面的热分散器以消散晶片的发热。一热介材料介于晶片耦合表面与热分散器之间以加速热的消散。另外，元件更包括一界限材料位于晶片耦合表面与热分散器之间并环绕热介材料以保持热介材料位于晶片耦合表面与热分散器之间。

公开(公告)号：CN106711140B

公开(公告)日：2021-12-21

申请号：CN201610723801.X

申请日：2016-08-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 潘信瑜 ,  普翰屏 ,  曹佩华 ,  徐语晨

IPC: H01L27/04 ,  H01L23/522 ,  H01L21/60 ,  H01L21/50

Abstract: 示例性半导体器件包括半导体衬底和在半导体衬底上方的互连结构。互连结构包括功能电路区和通过缓冲区与功能电路区间隔开的密封环的第一部分。器件还包括在互连结构上方的钝化层和在钝化层上方并且连接密封环的第一部分的密封环的第二部分。密封环的第二部分设置在缓冲区中。本发明的实施例还提供了一种形成半导体器件的方法。

公开(公告)号：CN111128951A

公开(公告)日：2020-05-08

申请号：CN201910070388.5

申请日：2019-01-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许森贵 ,  潘信瑜

IPC: H01L23/50 ,  H01L23/66

Abstract: 一种封装结构包括第一重布线路结构、第二重布线路结构、半导体管芯、波导结构及天线。半导体管芯夹置于所述第一重布线路结构与所述第二重布线路结构之间且电耦合到所述第一重布线路结构及所述第二重布线路结构。所述波导结构位于所述半导体管芯旁边且电耦合到所述半导体管芯，其中所述波导结构包括所述第一重布线路结构的一部分、所述第二重布线路结构的一部分及多个第一穿孔，所述多个第一穿孔中的每一者连接到所述第一重布线路结构的所述一部分及所述第二重布线路结构的所述一部分。所述天线位于所述半导体管芯上，其中所述第二重布线路结构夹置于所述天线与所述半导体管芯之间，且所述天线经由所述波导结构来与所述半导体管芯电连通。

公开(公告)号：CN106057767B

公开(公告)日：2019-09-13

申请号：CN201510812563.5

申请日：2015-11-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 史朝文 ,  余振华 ,  普翰屏 ,  潘信瑜 ,  蔡豪益 ,  许森贵

IPC: H01L23/498

Abstract: 器件封装件包括半导体器件管芯、位于钝化层上方并且电连接至器件管芯的第一导线以及位于钝化层上方并且电连接至器件管芯的第二导线，半导体器件管芯包括顶面处的钝化层。第一导线厚于第二导线，并且第一导线和第二导线形成在相同的器件封装件层中。本发明的实施例还涉及半导体器件中的导电迹线及其形成方法。