半导体装置的制造方法
    1.
    发明公开

    公开(公告)号:CN117043920A

    公开(公告)日:2023-11-10

    申请号:CN202180096211.8

    申请日:2021-04-02

    Abstract: 本公开的半导体装置的制造方法包括:对形成于基板(1)之上的氮化物半导体层(2)中的要分别形成源极电极(8a)以及漏极电极(8b)的源极‑漏极电极形成区域(4)进行杂质的离子注入的工序;通过等离子体化学气相沉积法,而在氮化物半导体层(2)的表面,作为表面保护牺牲膜(7),进行折射率为1.80以上且小于1.88并且膜厚为100nm以上且500nm以下的氮化硅膜的成膜的工序;以及对表面保护牺牲膜(7)成膜后的氮化物半导体层(2)进行热处理的工序。

    半导体装置及半导体装置的制造方法

    公开(公告)号:CN110809819B

    公开(公告)日:2023-09-12

    申请号:CN201780092774.3

    申请日:2017-07-04

    Inventor: 冈崎拓行

    Abstract: 本申请说明书所公开的技术的目的在于提供与能够降低栅极漏电流而不使高频特性劣化的半导体装置相关的技术。本申请说明书所公开的技术涉及的半导体装置具有:氮化物半导体层(6);第一绝缘膜(1),其局部地形成于氮化物半导体层(6)的上表面;以及栅极电极(3),其形成为下表面的至少一部分与未被第一绝缘膜(1)覆盖而露出的氮化物半导体层(6)的上表面接触,第一绝缘膜(1)形成为与栅极电极(3)的侧面接触,在第一绝缘膜(1)混入过渡金属。

    半导体光集成元件
    4.
    发明公开

    公开(公告)号:CN119384776A

    公开(公告)日:2025-01-28

    申请号:CN202280097098.X

    申请日:2022-06-22

    Inventor: 冈崎拓行

    Abstract: 本公开的半导体光集成元件具备:InxGa1-xAsyP1-y(0≤x≤1,0≤y≤1)层,形成于具有高台面脊结构的半导体层叠体的最表面;第一氮化膜,通过CVD法或者ALD法形成在InxGa1-xAsyP1-y(0≤x≤1,0≤y≤1)层之上;绝缘中间膜,在第一氮化膜之上由高分子化合物层或者通过CVD法形成的绝缘膜构成,具有#imgabs0#以上的膜厚;以及第二氮化膜,是在绝缘中间膜之上使用CVD法形成的膜厚为#imgabs1#以上的氮化膜或者使用ALD法形成的膜厚为#imgabs2#以上的氮化膜。由此,能够提供具备在具有覆盖性的同时抑制了剥离以及浮起的表面保护膜的具有高台面脊结构的半导体光集成元件。

    半导体装置及其制造方法

    公开(公告)号:CN116569313A

    公开(公告)日:2023-08-08

    申请号:CN202080107905.2

    申请日:2020-12-22

    Inventor: 冈崎拓行

    Abstract: 半导体基板(1)具有相互对置的表面以及背面、和从背面贯通至表面的贯通孔(9)。金属膜(10)以包围贯通孔(9)的方式呈环状地形成于表面。表面电极(6)具有覆盖贯通孔(9)以及金属膜(10)的布线电极(11、12),且在金属膜(10)的外侧与表面接合。背面电极(15)形成于背面以及贯通孔(9),且与布线电极(11、12)连接。金属膜(10)的离子化倾向比布线电极(11、12)低且功函数比布线电极(11、12)高。

    半导体装置及其制造方法

    公开(公告)号:CN116569313B

    公开(公告)日:2025-04-18

    申请号:CN202080107905.2

    申请日:2020-12-22

    Inventor: 冈崎拓行

    Abstract: 半导体基板(1)具有相互对置的表面以及背面、和从背面贯通至表面的贯通孔(9)。金属膜(10)以包围贯通孔(9)的方式呈环状地形成于表面。表面电极(6)具有覆盖贯通孔(9)以及金属膜(10)的布线电极(11、12),且在金属膜(10)的外侧与表面接合。背面电极(15)形成于背面以及贯通孔(9),且与布线电极(11、12)连接。金属膜(10)的离子化倾向比布线电极(11、12)低且功函数比布线电极(11、12)高。

    半导体装置
    9.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN112385033A

    公开(公告)日:2021-02-19

    申请号:CN201880095470.7

    申请日:2018-07-12

    Inventor: 冈崎拓行

    Abstract: 晶体管芯片(2)具有有源区(7)。第1密封材料(5)不覆盖有源区(7)的外周部,而覆盖有源区(7)的中央部。第2密封材料(6)覆盖有源区(7)的外周部。第1密封材料(5)的导热系数大于第2密封材料(6)的导热系数。第2密封材料(6)的介电常数小于第1密封材料(5)的介电常数。

    半导体装置及半导体装置的制造方法

    公开(公告)号:CN110809819A

    公开(公告)日:2020-02-18

    申请号:CN201780092774.3

    申请日:2017-07-04

    Inventor: 冈崎拓行

    Abstract: 本申请说明书所公开的技术的目的在于提供与能够降低栅极漏电流而不使高频特性劣化的半导体装置相关的技术。本申请说明书所公开的技术涉及的半导体装置具有:氮化物半导体层(6);第一绝缘膜(1),其局部地形成于氮化物半导体层(6)的上表面;以及栅极电极(3),其形成为下表面的至少一部分与未被第一绝缘膜(1)覆盖而露出的氮化物半导体层(6)的上表面接触,第一绝缘膜(1)形成为与栅极电极(3)的侧面接触,在第一绝缘膜(1)混入过渡金属。

Patent Agency Ranking