扇出型半导体封装件
    1.
    发明公开

    公开(公告)号:CN110391219A

    公开(公告)日:2019-10-29

    申请号:CN201811548772.3

    申请日:2018-12-18

    Abstract: 本发明提供一种扇出型半导体封装件。所述扇出型半导体封装件包括:芯构件,具有第一通孔并包括布线层;第一半导体芯片,设置在所述第一通孔中并具有形成在所述第一半导体芯片的下侧上的第一连接焊盘;第一包封剂,覆盖所述芯构件和所述第一半导体芯片;连接构件,设置在所述芯构件和所述第一半导体芯片的下方并包括重新分布层;第一堆叠芯片,设置在所述第一包封剂上并通过第一连接导体电连接到所述布线层;以及第二包封剂,设置在所述第一包封剂上并覆盖所述第一堆叠芯片。所述第一半导体芯片包括DRAM和/或控制器,所述第一堆叠芯片包括堆叠型NAND闪存,并且所述第一半导体芯片的第一连接焊盘通过所述重新分布层电连接到所述布线层。

    半导体封装件
    2.
    发明公开

    公开(公告)号:CN109860123A

    公开(公告)日:2019-06-07

    申请号:CN201810536612.0

    申请日:2018-05-30

    Abstract: 本发明提供一种半导体封装件。所述半导体封装件包括:中介层,具有第一表面和第二表面并包括第一重新分布层;半导体芯片,具有有效表面和无效表面,在有效表面上设置有连接电极,半导体芯片设置在中介层上以使无效表面面对中介层的第二表面;包封件,设置在中介层的第二表面上,包封件包括感光绝缘材料,并具有覆盖半导体芯片的第一区域以及位于半导体芯片周围的第二区域;以及第二重新分布层,包括:第二过孔,穿过包封件的第一区域并连接到连接电极;导通孔,穿过包封件的第二区域并连接到第一重新分布层;以及第二布线图案,设置在包封件上并具有与第二过孔和导通孔一体的结构。

    印刷电路板
    6.
    发明公开

    公开(公告)号:CN108696989A

    公开(公告)日:2018-10-23

    申请号:CN201711189956.0

    申请日:2017-11-24

    Abstract: 本发明公开一种印刷电路板。根据本发明的一个方面的印刷电路板包括:多个过孔,分别形成于互不相同的绝缘层;以及多个过孔域缘,将相邻的过孔相互连接,其中,结合于多个过孔域缘中任意一个过孔域缘的一对所述过孔以各自的中心轴之间的距离大于各自的最大半径之和的方式布置,相邻的过孔域缘以各自的长度方向互不平行的方式布置。

    印刷电路板
    7.
    发明授权

    公开(公告)号:CN108696989B

    公开(公告)日:2022-12-16

    申请号:CN201711189956.0

    申请日:2017-11-24

    Abstract: 本发明公开一种印刷电路板。根据本发明的一个方面的印刷电路板包括:多个过孔,分别形成于互不相同的绝缘层;以及多个过孔域缘,将相邻的过孔相互连接,其中,结合于多个过孔域缘中任意一个过孔域缘的一对所述过孔以各自的中心轴之间的距离大于各自的最大半径之和的方式布置,相邻的过孔域缘以各自的长度方向互不平行的方式布置。

    扇出型半导体封装件
    9.
    发明授权

    公开(公告)号:CN110391219B

    公开(公告)日:2022-12-20

    申请号:CN201811548772.3

    申请日:2018-12-18

    Abstract: 本发明提供一种扇出型半导体封装件。所述扇出型半导体封装件包括:芯构件,具有第一通孔并包括布线层;第一半导体芯片,设置在所述第一通孔中并具有形成在所述第一半导体芯片的下侧上的第一连接焊盘;第一包封剂,覆盖所述芯构件和所述第一半导体芯片;连接构件,设置在所述芯构件和所述第一半导体芯片的下方并包括重新分布层;第一堆叠芯片,设置在所述第一包封剂上并通过第一连接导体电连接到所述布线层;以及第二包封剂,设置在所述第一包封剂上并覆盖所述第一堆叠芯片。所述第一半导体芯片包括DRAM和/或控制器,所述第一堆叠芯片包括堆叠型NAND闪存,并且所述第一半导体芯片的第一连接焊盘通过所述重新分布层电连接到所述布线层。

Patent Agency Ranking