半导体器件
    2.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN113782539A

    公开(公告)日:2021-12-10

    申请号:CN202110642070.7

    申请日:2021-06-09

    Abstract: 一种半导体器件包括:基板,具有第一区域和第二区域;在第二区域中的基板中的绝缘图案,限定基板的有源图案;栅电极,彼此间隔开并堆叠在基板的上表面上并且在第一方向上延伸;第一分隔区域,在第一方向上延伸并与有源图案接触;第二分隔区域,在第一分隔区域之间在第一方向上延伸;以及沟道结构,在第一区域中贯穿栅电极。第二分隔区域中的至少一个与在绝缘图案下方的基板接触。

    半导体装置
    3.
    发明公开

    公开(公告)号:CN111354735A

    公开(公告)日:2020-06-30

    申请号:CN201910752389.8

    申请日:2019-08-15

    Abstract: 提供了一种半导体装置。所述半导体装置包括:基底,具有单元区域和扩展区域;沟道结构,设置在单元区域中且在基本垂直于基底的上表面的第一方向上延伸;栅电极层,围绕沟道结构,并且堆叠成在第一方向上彼此分隔开且在基本垂直于第一方向的第二方向上延伸;以及字线切口,在第一方向上切割栅电极层且在第二方向上连续延伸。至少一个字线切口是具有扩展部分的扩展字线切口,该扩展部分在沿第二方向延伸的预定区域中具有位于与至少一个字线切口同一水平处的剩余的字线切口的面积不同的面积。

    半导体器件
    4.
    发明公开
    半导体器件 审中-公开

    公开(公告)号:CN118946143A

    公开(公告)日:2024-11-12

    申请号:CN202410583160.7

    申请日:2024-05-11

    Abstract: 一种半导体器件包括:栅电极结构,包括在垂直于衬底的上表面的第一方向上间隔开的栅电极,每个栅电极在平行于衬底的上表面的第二方向上延伸;存储沟道结构;以及支撑图案阵列,包括在第二方向和与第二方向交叉的第三方向上间隔开的支撑图案,其中,每个支撑图案具有包括三个顶点和三条边的形状,以及其中,第一支撑图案的最靠近第二支撑图案的第一顶点和第二支撑图案的最靠近第一支撑图案的第一顶点在第三方向上不对准,而是在第二方向上具有不同的位置。

    三维半导体装置
    5.
    发明授权

    公开(公告)号:CN108538844B

    公开(公告)日:2023-11-28

    申请号:CN201711214301.4

    申请日:2017-11-28

    Abstract: 提供了一种三维(3D)半导体装置,所述3D半导体装置包括具有单元阵列区和外围电路区的基底。单元阵列结构位于单元阵列区中,并包括3D存储器单元阵列。外围逻辑结构位于外围电路区中并包括外围电路晶体管。单元绝缘层使单元阵列结构绝缘。外围绝缘层与外围逻辑结构和单元阵列区绝缘并且具有多孔层。

    三维半导体装置
    6.
    发明公开

    公开(公告)号:CN108538844A

    公开(公告)日:2018-09-14

    申请号:CN201711214301.4

    申请日:2017-11-28

    Abstract: 提供了一种三维(3D)半导体装置,所述3D半导体装置包括具有单元阵列区和外围电路区的基底。单元阵列结构位于单元阵列区中,并包括3D存储器单元阵列。外围逻辑结构位于外围电路区中并包括外围电路晶体管。单元绝缘层使单元阵列结构绝缘。外围绝缘层与外围逻辑结构和单元阵列区绝缘并且具有多孔层。

    半导体装置
    7.
    发明授权

    公开(公告)号:CN111354735B

    公开(公告)日:2025-01-24

    申请号:CN201910752389.8

    申请日:2019-08-15

    Abstract: 提供了一种半导体装置。所述半导体装置包括:基底,具有单元区域和扩展区域;沟道结构,设置在单元区域中且在基本垂直于基底的上表面的第一方向上延伸;栅电极层,围绕沟道结构,并且堆叠成在第一方向上彼此分隔开且在基本垂直于第一方向的第二方向上延伸;以及字线切口,在第一方向上切割栅电极层且在第二方向上连续延伸。至少一个字线切口是具有扩展部分的扩展字线切口,该扩展部分在沿第二方向延伸的预定区域中具有位于与至少一个字线切口同一水平处的剩余的字线切口的面积不同的面积。

    三维半导体存储装置和竖直集成电路装置

    公开(公告)号:CN106601752B

    公开(公告)日:2021-11-23

    申请号:CN201610878460.3

    申请日:2016-10-08

    Abstract: 公开了一种三维半导体存储装置和一种竖直集成电路装置,所述竖直集成电路装置可包括基底,基底具有第一区域和第二区域,第一区域被预留用于竖直集成电路装置的第一功能电路,其中,第一功能电路具有横跨第一区域的基本恒定的顶表面水平,第二区域被预留用于竖直集成电路装置的第二功能电路并且与第一区域隔开。第二功能电路可具有横跨第二区域的变化的顶表面水平。掺杂的氧化抑制材料可被包括在基底中并且可分别在基底与第一功能电路和第二功能电路的界面处从第一区域延伸到第二区域。

    半导体器件
    9.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN113471208A

    公开(公告)日:2021-10-01

    申请号:CN202110346429.6

    申请日:2021-03-31

    Abstract: 本公开提供了半导体器件。一种半导体器件包括:基板,具有第一区域和第二区域;栅电极,在第一区域中在垂直于基板的上表面的第一方向上堆叠且彼此间隔开,并在第二区域中沿着垂直于第一方向的第二方向以不同的长度延伸;第一分隔区域,在第一区域和第二区域中穿透栅电极,在第二方向上延伸,并在垂直于第一方向和第二方向的第三方向上彼此间隔开;第二分隔区域,在第二区域中穿透栅电极,在第一分隔区域之间在第二方向上延伸并在第二方向上彼此间隔开;以及第一垂直结构,在第二区域中穿透栅电极并最靠近第一区域,其中第二分隔区域在第三方向上的宽度大于第一垂直结构的宽度,第二分隔区域的与第一区域相邻的第一端点在第二方向上与第一垂直结构的中心轴线间隔开,并与第一垂直结构的中心轴线相比更远离第一区域。

    半导体器件
    10.
    实用新型

    公开(公告)号:CN215220721U

    公开(公告)日:2021-12-17

    申请号:CN202120661877.0

    申请日:2021-03-31

    Abstract: 本实用新型提供了半导体器件。一种半导体器件包括:基板,具有第一区域和第二区域;栅电极,在第一区域中在垂直于基板的上表面的第一方向上堆叠且彼此间隔开,并在第二区域中沿着垂直于第一方向的第二方向以不同的长度延伸;第一分隔区域,在第一区域和第二区域中穿透栅电极,在第二方向上延伸,并在垂直于第一方向和第二方向的第三方向上彼此间隔开;第二分隔区域,在第二区域中穿透栅电极,在第一分隔区域之间在第二方向上延伸并在第二方向上彼此间隔开;以及第一垂直结构,在第二区域中穿透栅电极并最靠近第一区域,其中第二分隔区域在第三方向上的宽度大于第一垂直结构的宽度,第二分隔区域的与第一区域相邻的第一端点在第二方向上与第一垂直结构的中心轴线间隔开,并与第一垂直结构的中心轴线相比更远离第一区域。

Patent Agency Ranking