-
公开(公告)号：CN114520017A
公开(公告)日：2022-05-20
申请号：CN202111375557.X
申请日：2021-11-19
Applicant: 三星电子株式会社
IPC: G11C16/34
Abstract: 一种用于对非易失性存储设备中包括的多个存储单元中的至少一个存储单元进行编程的方法，至少一个存储单元包括字线和位线，该方法包括：分别基于第一条件和第二条件执行第一编程和验证操作以及第二编程和验证操作，其中，每个编程和验证操作包括：由非易失性存储设备中包括的电压生成器生成编程电压和位线电压；以及分别向字线和位线提供编程电压和位线电压，其中，编程电压和位线电压各自的电压电平和电压施加时间分别与第一条件或第二条件相对应，其中，第一条件不同于第二条件。
-
公开(公告)号：CN109545260A
公开(公告)日：2019-03-29
申请号：CN201811105587.7
申请日：2018-09-21
Applicant: 三星电子株式会社
Abstract: 提供了一种对包括第一存储器块和第二存储器块的非易失性存储器装置编程的方法，所述方法包括：对第一存储器单元执行第一编程操作，所述第一存储器单元位于所述第一存储器块中并且连接至相对于衬底在第一水平的第一字线；在对所述第一存储器单元执行所述第一编程操作后，对第二存储器单元执行所述第一编程操作，所述第二存储器单元位于所述第二存储器块中并且连接至所述第一水平的第二字线；以及在对所述第二存储器单元执行所述第一编程操作后，对所述第一存储器单元执行第二编程操作。
-
公开(公告)号：CN116507127A
公开(公告)日：2023-07-28
申请号：CN202211407915.5
申请日：2022-11-10
Applicant: 三星电子株式会社
IPC: H10B41/41 , H10B41/35 , H10B43/35 , H10B80/00 , H01L25/065
Abstract: 公开了半导体装置和半导体封装件。所述半导体装置包括：半导体基底，包括堆叠区域和垫区域；外围电路结构，包括在半导体基底上的多个外围电路；单元阵列结构，在外围电路结构上；以及再分布层，在单元阵列结构上并且包括再分布介电层和在再分布介电层上的再分布图案。再分布介电层覆盖单元阵列结构的最上面的导电图案。再分布图案连接到最上面的导电图案。再分布层在垫区域上的在竖直方向上的厚度大于再分布层在堆叠区域上的在竖直方向上的厚度。
-
公开(公告)号：CN116137170A
公开(公告)日：2023-05-19
申请号：CN202211433556.0
申请日：2022-11-16
Applicant: 三星电子株式会社
Abstract: 一种存储器装置包括：衬底；第一单元串、第二单元串和第三单元串，它们均连接至第一位线，并且在垂直于衬底的顶表面的方向上形成；第一上地选择线，其连接至第一单元串并且被配置为接收第一地选择信号；第二上地选择线，其与第一上地选择线分离，连接至第二单元串和第三单元串，并且被配置为接收与第一地选择信号不同的第二地选择信号；第一下地选择线，其连接至第一单元串和第二单元串，并且被配置为接收第三地选择信号；以及第二下地选择线，其与第一下地选择线分离，连接至第三单元串，并且被配置为接收与第三地选择信号不同的第四地选择信号。
-
公开(公告)号：CN114913908A
公开(公告)日：2022-08-16
申请号：CN202111333481.4
申请日：2021-11-11
Applicant: 三星电子株式会社
Abstract: 存储设备包括非易失性存储器件和控制非易失性存储器件的存储器控制器。非易失性存储器件包括存储单元阵列。存储单元阵列包括正常单元区域、奇偶校验单元区域和冗余单元区域。第一位线连接到正常单元区域和奇偶校验单元区域，第二位线连接到冗余单元区域。存储器控制器包括用于产生奇偶校验数据的纠错码(ECC)引擎。存储器控制器将用户数据存储在正常单元区域中，控制非易失性存储器件对第一位线中的第一缺陷位线执行列修复，将附加列地址分配给第一缺陷位线和第二位线，以及将奇偶校验数据的至少一部分存储在与附加地分配的列地址相对应的区域中。
-
Patent Agency Ranking
公开(公告)号：CN110197691A
公开(公告)日：2019-09-03
申请号：CN201910080067.3
申请日：2019-01-28
Applicant: 三星电子株式会社
Inventor： 曹诚敏
Abstract: 一种操作非易失性存储器设备的方法包括：通过将第一编程电压施加到连接到选定存储器单元的选定字线来执行第一编程操作；通过将验证电压施加到选定字线并将第一字线电压施加到至少一个未选字线来执行第一验证操作；通过将第二编程电压施加到选定字线来执行第二编程操作；以及通过将验证电压施加到选定字线并将第二字线电压施加到至少一个未选字线来执行第二验证操作，其中第一字线电压和第二字线电压中的至少一个具有比在非易失性存储器设备的读取操作中施加的读取电压更低的电压电平。
-
公开(公告)号：CN110197691B
公开(公告)日：2025-03-18
申请号：CN201910080067.3
申请日：2019-01-28
Applicant: 三星电子株式会社
Inventor： 曹诚敏
Abstract: 一种操作非易失性存储器设备的方法包括：通过将第一编程电压施加到连接到选定存储器单元的选定字线来执行第一编程操作；通过将验证电压施加到选定字线并将第一字线电压施加到至少一个未选字线来执行第一验证操作；通过将第二编程电压施加到选定字线来执行第二编程操作；以及通过将验证电压施加到选定字线并将第二字线电压施加到至少一个未选字线来执行第二验证操作，其中第一字线电压和第二字线电压中的至少一个具有比在非易失性存储器设备的读取操作中施加的读取电压更低的电压电平。
-
-
公开(公告)号：CN114067887A
公开(公告)日：2022-02-18
申请号：CN202110540240.0
申请日：2021-05-18
Applicant: 三星电子株式会社
IPC: G11C16/10
Abstract: 提供了一种在编程期间执行双向沟道预充电的非易失性存储器件。非易失性存储器件的编程操作在对选定存储单元进行编程之前，对多个单元串的沟道同时执行在位线方向上的第一预充电和在源极线方向上的第二预充电，以初始化所述沟道。所述第一预充电操作通过第一串选择晶体管和第二串选择晶体管使用被施加到所述位线的第一预充电电压对所述多个单元串的所述沟道进行预充电，而所述第二预充电操作通过第一接地选择晶体管和第二接地选择晶体管使用被施加到所述源极线的第二预充电电压对所述多个单元串的所述沟道进行预充电。
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.028 seconds)
