公开(公告)号：CN105390498B

公开(公告)日：2019-04-23

申请号：CN201510514942.6

申请日：2015-08-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄学理 ,  吴伟成 ,  刘世昌 ,  高雅真

IPC: H01L27/11517 ,  H01L27/11563 ,  H01L21/762 ,  H01L29/06

Abstract: 本发明的一些实施例提供了用于嵌入式闪存单元的集成电路(IC)。IC包括具有存储单元栅极的闪存单元。硅化物接触衬垫布置在存储单元栅极的凹槽中。硅化物接触衬垫的顶面相对于存储单元栅极的顶面是凹进的。电介质侧壁间隔件沿着凹槽的侧壁从存储单元栅极的顶面延伸至硅化物接触衬垫的顶面。本发明还提供了一种制造嵌入式闪存器件的方法。

公开(公告)号：CN109427971A

公开(公告)日：2019-03-05

申请号：CN201810989997.6

申请日：2018-08-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡伊甄 ,  刘世昌

IPC: H01L45/00

Abstract: 本公开实施例提供的相变化存储单元在加热器与相变化元件之间具有低偏差接触区。相变化存储单元包含底电极、介电层、加热器、相变化元件、与顶电极。介电层位于底电极上。加热器自底电极向上延伸穿过介电层。此外，加热器的上表面实质上平坦，且低于介电层的上表面。相变化元件位于介电层上，并凸出至介电层中以接触加热器的上表面。本公开实施例亦提供相变化存储单元的形成方法。

公开(公告)号：CN105720011B

公开(公告)日：2018-10-12

申请号：CN201510324161.0

申请日：2015-06-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴常明 ,  庄学理 ,  刘世昌

IPC: H01L27/11548 ,  H01L27/11526 ,  H01L27/11521 ,  H01L21/28 ,  H01L27/11531 ,  H01L21/762

Abstract: 本发明涉及一种形成集成电路的方法。在一些实施例中，通过下列步骤来执行该方法：在衬底上方图案化第一掩蔽层，以在存储器单元区域处具有多个第一开口，并且在边界区域处具有多个第二开口。在多个第一开口内形成多个第一介电体，并且在多个第二开口内形成多个第二介电体。在第一掩蔽层以及多个第一介电体和多个第二介电体上方形成第二掩蔽层。去除位于存储器单元区域处的第一和第二掩蔽层，并且形成第一导电层，以填充多个第一介电体之间的凹槽。平坦化工艺降低了第一导电层的高度，并且去除了边界区域上方的第一导电层。本发明涉及用于防止存储器件的氧化物损害和残留物污染的方法。

公开(公告)号：CN106145025B

公开(公告)日：2018-08-28

申请号：CN201510849489.4

申请日：2015-11-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曾李全 ,  吴常明 ,  刘世昌

IPC: B81B7/00 ,  B81C1/00

CPC classification number: B81B7/0041 ,  B81B7/02 ,  B81B2201/0235 ,  B81B2201/0257 ,  B81B2201/0264 ,  B81B2207/012 ,  B81C1/00293 ,  B81C2201/0112 ,  B81C2203/0145 ,  B81C2203/019 ,  B81C2203/0785

Abstract: 本发明的实施例提供了一种集成电路(IC)器件。该IC器件包括第一衬底，第一衬底具有前侧和背侧。背侧包括延伸至第一衬底内的第一空腔。介电层设置在第一衬底的背侧上，并且包括对应于第一空腔的开口以及远离开口横向延伸并且终止于气体入口凹槽处的沟槽。位于第一衬底的前侧中的凹槽从前侧向下延伸至介电层。凹槽具有邻接下部侧壁的基本垂直的上部侧壁，下部侧壁从基本垂直的侧壁至介电层上的围绕气体入口凹槽的位置处向内锥形化。共形密封剂层布置在第一衬底的前侧上方、沿着基本垂直的上部侧壁和沿着下部侧壁。密封剂层气密密封气体入口凹槽。

公开(公告)号：CN108122922A

公开(公告)日：2018-06-05

申请号：CN201711175978.1

申请日：2017-11-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘铭棋 ,  刘世昌 ,  陈胜捷 ,  张宇行

IPC: H01L27/11548 ,  H01L27/11531 ,  H01L27/11575 ,  H01L27/11573

Abstract: 本发明的一些实施例针对用于形成具有边界侧壁间隔件的嵌入式存储边界结构的方法。在一些实施例中，在半导体衬底中形成隔离结构，以将存储区域与逻辑区域分隔开。形成覆盖半导体衬底的多层膜。在存储区域上由多层膜形成存储单元结构。对多层膜实施蚀刻以从逻辑区域去除多层膜，从而使得多层膜至少部分地限定隔离结构上的伪侧壁。形成侧壁间隔件层，该侧壁间隔件层覆盖存储结构、隔离结构和逻辑区域并且进一步衬垫伪侧壁。对间隔件层实施蚀刻以在伪侧壁上由间隔件层形成间隔件。在逻辑区域上形成逻辑器件结构。本发明的实施例还提供了一种具有边界侧壁间隔件的嵌入式存储边界结构。

公开(公告)号：CN105206612B

公开(公告)日：2018-05-25

申请号：CN201410488049.6

申请日：2014-09-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曾元泰 ,  刘铭棋 ,  吴常明 ,  刘世昌

IPC: H01L27/11524

CPC classification number: H01L29/42344 ,  H01L27/1157 ,  H01L29/66484 ,  H01L29/66833 ,  H01L29/792

Abstract: 本发明提供了一种制造一对分离栅闪存单元的半导体结构的方法。在半导体衬底上形成间隔开的一对选择栅极；并且形成填充选择栅极之间的中心区的牺牲间隔件。沿着选择栅极的侧壁并且在牺牲间隔件和选择栅极的顶面上方共形地形成电荷捕获介电层；以及在电荷捕获介电层上方和横向邻接电荷捕获介电层的位置处形成对应于一对选择栅极的一对存储栅极。本发明还提供了形成的半导体结构。本发明涉及具有无损坏选择栅极的分离栅闪存结构及其制造方法。

公开(公告)号：CN104518025B

公开(公告)日：2018-02-16

申请号：CN201310689575.4

申请日：2013-12-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈晓萌 ,  吴志强 ,  刘世昌 ,  陈建宏

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/336

CPC classification number: H01L21/30604 ,  H01L21/3083 ,  H01L21/76224 ,  H01L29/045 ,  H01L29/0673 ,  H01L29/161 ,  H01L29/66537 ,  H01L29/66795 ,  H01L29/7853

Abstract: 本发明公开的一种半导体器件包括具有第一线性表面和第一非线性表面的沟道。第一非线性表面限定在约80度至约100度的第一外角和在约80度至约100度的第二外角。所述半导体器件包括覆盖位于源极区和漏极区之间的沟道的介电区。所述半导体器件包括覆盖位于源极区和漏极区之间的介电区的栅电极。本发明还公开了具有非线性表面（non‑linear surface）的半导体器件。

公开(公告)号：CN104681498B

公开(公告)日：2017-12-05

申请号：CN201410050188.0

申请日：2014-02-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴常明 ,  吴伟成 ,  刘世昌 ,  庄学理 ,  蔡嘉雄

IPC: H01L21/311 ,  H01L29/423 ,  H01L21/336 ,  H01L29/792 ,  H01L27/11568

CPC classification number: H01L27/11568 ,  H01L21/31116 ,  H01L29/42344 ,  H01L29/66833 ,  H01L29/792

Abstract: 本发明提供了存储器件及其制造方法。一种器件包括：位于衬底上方的控制栅极结构，位于衬底上方的存储器栅极结构，其中，在控制栅极结构和存储器栅极结构之间形成电荷存储层；沿着存储器栅极结构的侧壁的第一间隔件；沿着控制栅极结构的侧壁的第二间隔件；位于存储器栅极结构的顶面上方的氧化物层；位于氧化物层上方的顶部间隔件；形成在衬底中并且邻近存储器栅极结构的第一漏极/源极区域；以及形成在衬底中并且邻近控制栅极结构的第二漏极/源极区域。

公开(公告)号：CN107170818A

公开(公告)日：2017-09-15

申请号：CN201611217952.4

申请日：2016-12-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘圣得 ,  周仲彦 ,  刘世昌

IPC: H01L29/778 ,  H01L29/08 ,  H01L21/335

CPC classification number: H01L29/7787 ,  H01L29/2003 ,  H01L29/41725 ,  H01L29/41766 ,  H01L29/66462 ,  H01L29/778 ,  H01L29/0843

Abstract: 本发明的实施例提供了半导体器件。半导体器件包括衬底、位于衬底上方的第一III‑V化合物层、位于第一III‑V化合物层上的第一钝化层、源极区和漏极区。源极区穿过第一钝化层以电接触第一III‑V化合物层。漏极区穿过第一钝化层以电接触第一III‑V化合物层。与源极区接触的第一钝化层的侧壁包括阶梯状。

公开(公告)号：CN107068856A

公开(公告)日：2017-08-18

申请号：CN201710057592.4

申请日：2017-01-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 宋福庭 ,  闵仲强 ,  曾元泰 ,  徐晨佑 ,  刘世昌

IPC: H01L43/08 ,  H01L43/12

Abstract: 本揭露涉及半导体结构及制造其的方法。具体的，本揭露的一些实施例揭露一种半导体结构，其包括第N金属层；底部电极，其在所述第N金属层上方；磁性穿遂结MTJ，其在所述底部电极上方；顶部电极，其在所述MTJ上方；以及第(N+M)金属层，其在所述第N金属层上方。N以及M为正整数。所述第(N+M)金属层环绕所述顶部电极的侧壁的一部分。还提供一种形成所述半导体结构的制造方法。