公开(公告)号：CN107068671A

公开(公告)日：2017-08-18

申请号：CN201610950591.8

申请日：2016-10-26

Applicant: 三星电子株式会社

Inventor： 金奇奂 ,  朴起宽 ,  刘庭均 ,  申东石 ,  金辰昱

IPC: H01L27/02 ,  H01L29/78 ,  H01L29/06 ,  H01L29/417

CPC classification number: H01L29/7848 ,  H01L21/823814 ,  H01L21/823821 ,  H01L21/823871 ,  H01L21/823878 ,  H01L23/535 ,  H01L27/0924 ,  H01L27/1104 ,  H01L27/1116 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/1608 ,  H01L29/161 ,  H01L29/165 ,  H01L29/66545 ,  H01L29/66636 ,  H01L27/0207 ,  H01L29/0603 ,  H01L29/0684 ,  H01L29/41725 ,  H01L29/78

Abstract: 一种半导体装置包括从基板向上突出的第一和第二有源图案、交叉第一和第二有源图案且在第一方向上延伸的栅电极、在第一有源图案上且在栅电极的至少一侧的第一源极/漏极区域、以及在第二有源图案上且在栅电极的至少一侧的第二源极/漏极区域。第一和第二源极/漏极区域具有彼此不同的导电类型，并且第二源极/漏极区域具有与所述第二有源图案的顶表面接触的底表面，并且第二源极/漏极区域的底表面的高度低于第一源极/漏极区域的与第一有源图案的顶表面接触的底表面。第一有源图案具有小于第二有源图案的第二宽度的第一宽度。

公开(公告)号：CN107068537A

公开(公告)日：2017-08-18

申请号：CN201610978132.0

申请日：2016-11-07

Applicant: 三星电子株式会社

Inventor： 卓容奭 ,  朴起宽 ,  金真范 ,  具本荣 ,  朴起演 ,  李泰宗

IPC: H01L21/02 ,  H01L29/423 ,  C23C16/44

CPC classification number: H01L21/02126 ,  C23C16/30 ,  C23C16/36 ,  C23C16/45523 ,  C23C16/45529 ,  C23C16/45531 ,  C23C16/45542 ,  C23C16/50 ,  H01L21/02211 ,  H01L21/02219 ,  H01L21/02274 ,  H01L21/0228 ,  H01L21/28088 ,  H01L29/0653 ,  H01L29/0673 ,  H01L29/0847 ,  H01L29/16 ,  H01L29/1608 ,  H01L29/161 ,  H01L29/165 ,  H01L29/42392 ,  H01L29/4966 ,  H01L29/4983 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/7851 ,  H01L29/78618 ,  H01L29/78651 ,  H01L29/78681 ,  H01L29/78684 ,  H01L29/78696 ,  H01L21/0214 ,  C23C16/44 ,  H01L21/0226 ,  H01L29/42364

Abstract: 本文中提供材料层、包括材料层的半导体器件、以及形成材料层和半导体器件的方法。形成SiOCN材料层的方法可包括：将硅源供应至基底上，将碳源供应至所述基底上，将氧源供应至所述基底上，将氮源供应至所述基底上，和将氢供应至所述基底上。当根据本发明构思的方法形成材料层时，可形成具有高的对湿蚀刻的耐受性和/或良好的电特性的材料层，并且所述材料层可甚至当在低温下实施所述方法时形成。

公开(公告)号：CN106960870A

公开(公告)日：2017-07-18

申请号：CN201710017972.5

申请日：2017-01-11

Applicant: 三星电子株式会社

Inventor： 金辅淳 ,  金炫知 ,  李正允 ,  朴起宽 ,  朴商德 ,  吴怜默 ,  李庸硕

IPC: H01L29/06 ,  H01L29/423

CPC classification number: H01L27/1203 ,  H01L21/823456 ,  H01L21/823462 ,  H01L21/823468 ,  H01L21/84 ,  H01L21/845 ,  H01L27/1211 ,  H01L29/0653 ,  H01L29/0673 ,  H01L29/42392 ,  H01L29/4908 ,  H01L29/4966 ,  H01L29/4991 ,  H01L29/517 ,  H01L29/66439 ,  H01L29/7853 ,  H01L29/0642 ,  H01L29/423 ,  H01L29/42316

Abstract: 提供了一种能够通过变化地调整具有环栅结构的晶体管的阈值电压来提高装置性能的半导体装置及其制造方法。所述半导体装置包括：基底，包括第一区域和第二区域；第一布线图案，设置在基底的第一区域上并且与基底分隔开；第二布线图案，设置在基底的第二区域上并且与基底分隔开；第一栅极绝缘膜，围绕第一布线图案的周边；第二栅极绝缘膜，围绕第二布线图案的周边；第一栅电极，设置在第一栅极绝缘膜上，与第一布线图案交叉，并且包括在其内的第一金属氧化物膜；第二栅电极，设置在第二栅极绝缘膜上并且与第二布线图案交叉；第一栅极间隔件，位于第一栅电极的侧壁上；第二栅极间隔件，位于第二栅电极的侧壁上。

公开(公告)号：CN1649126A

公开(公告)日：2005-08-03

申请号：CN200510005832.3

申请日：2005-01-27

Applicant: 三星电子株式会社

Inventor： 李敬雨 ,  慎烘縡 ,  金在鹤 ,  魏荣振 ,  李承珍 ,  朴起宽

IPC: H01L21/768 ,  H01L23/52

CPC classification number: H01L21/76808 ,  H01L21/76801 ,  H01L21/76802 ,  H01L21/76807 ,  H01L21/76814 ,  H01L21/76829

Abstract: 本发明公开了用于形成互连线的方法和互连线结构。该方法包括：在半导体衬底上形成层间绝缘层，其中该层间绝缘层由掺碳的低k值介电层形成；在该层间绝缘层上形成氧化阻挡层；在该氧化阻挡层上形成氧化物覆盖层；在该氧化物覆盖层、氧化阻挡层和层间绝缘层中形成通孔；在该通孔之内形成导电层图案。