-
公开(公告)号：CN110718244B
公开(公告)日：2021-11-30
申请号：CN201910629953.7
申请日：2019-07-12
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明描述了各个示例性存储器存储器件，示例性存储器存储器件可被编程为在旁路操作模式中绕过一个或多个存储器单元。当电子数据在旁路操作模式中通过这些示例性存储器存储器件时，各个示例性存储器存储器件可以调整(例如，上拉或下拉)电子数据。在一些情况下，当电子数据在旁路操作模式中通过这些示例性存储器存储器件时，各个示例性存储器存储器件可能将不需要的偏压引入电子数据中。当电子数据在旁路操作模式中通过这些示例性存储器存储器件时，各个示例性存储器存储器件可以下拉电子数据和/或上拉电子数据，以补偿这种不需要的偏压。本发明的实施例还涉及存储器存储器件的操作方法和其内的升压电路。
-
公开(公告)号：CN109427387B
公开(公告)日：2021-07-13
申请号：CN201810995756.2
申请日：2018-08-29
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/414
Abstract: 本发明的实施例提供了存储阵列。存储阵列包括沿着第一方向排列的单元列和在单元列上方沿着第一方向延伸的位线。该单元列包括一组存储单元和一组带单元。位线包括第一导体和第二导体。第一导体沿着第一方向延伸并且位于第一导电层中。第二导体沿着第一方向延伸并且位于不同于第一导电层的第二导电层中。
-
公开(公告)号：CN107403635B
公开(公告)日：2021-02-05
申请号：CN201710182966.5
申请日：2017-03-24
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明实施例提供一种存储器宏及其操作方法。其中，存储器宏包含第一存储器单元阵列、第一跟踪电路及第一预充电电路。所述第一跟踪电路包含：第一组存储器单元，其响应于第一组控制信号而配置为第一组负载单元；第二组存储器单元，其响应于第二组控制信号而配置为第一组下拉单元；及第一跟踪位线，其耦合到所述第一组存储器单元及所述第二组存储器单元。所述第一组下拉单元及所述第一组负载单元经配置以跟踪所述第一存储器单元阵列的存储器单元。所述第一预充电电路耦合到所述第一跟踪位线，且经配置以响应于第三组控制信号而将所述第一跟踪位线充电到预充电电压电平。
-
公开(公告)号：CN106997775B
公开(公告)日：2020-10-30
申请号：CN201611173936.X
申请日：2016-12-16
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/412 , G11C11/417
Abstract: 本发明的实施例公开了一种包括第一存储单元、第二存储单元、第一导线和第二导线的器件及其操作方法。第一导线与第二导线电断开。第一导线接收用于多个第一存储器单元的第一电源电压。第二导线接收用于多个第二存储器单元的第二电源电压，第二电源电压独立于第一电源电压。
-
公开(公告)号：CN110718244A
公开(公告)日：2020-01-21
申请号：CN201910629953.7
申请日：2019-07-12
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明描述了各个示例性存储器存储器件，示例性存储器存储器件可被编程为在旁路操作模式中绕过一个或多个存储器单元。当电子数据在旁路操作模式中通过这些示例性存储器存储器件时，各个示例性存储器存储器件可以调整(例如，上拉或下拉)电子数据。在一些情况下，当电子数据在旁路操作模式中通过这些示例性存储器存储器件时，各个示例性存储器存储器件可能将不需要的偏压引入电子数据中。当电子数据在旁路操作模式中通过这些示例性存储器存储器件时，各个示例性存储器存储器件可以下拉电子数据和/或上拉电子数据，以补偿这种不需要的偏压。本发明的实施例还涉及存储器存储器件的操作方法和其内的升压电路。
-
Patent Agency Ranking
公开(公告)号：CN109559772A
公开(公告)日：2019-04-02
申请号：CN201811115814.4
申请日：2018-09-25
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/4094 , G11C11/4097
Abstract: 本揭露提出一种位单元。位单元包括读取端口电路和写入端口电路。读取端口电路包括四个晶体管，其中读取端口电路由第一阈值电压激活。写入端口电路包括八个晶体管，其中写入端口电路由第二阈值电压激活。写入端口电路耦接到读取端口电路。第一阈值电压和第二阈值电压可以不同，并且可以由单电源电压提供。
-
公开(公告)号：CN106024051B
公开(公告)日：2018-09-11
申请号：CN201510731978.X
申请日：2015-11-02
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C8/08
Abstract: 本发明公开了一种包括存储器单元、字线、选择单元和自升压驱动器的电子器件。将存储器单元配置为存储数据。字线连接至存储器单元。选择单元设置在字线的第一端处，并且被配置为传输选择信号，以根据读命令和写命令中的一个来激活字线。自升压驱动器设置在字线的第二端处，并且被配置为根据字线的电压电平和控制信号来对字线的电压电平进行上拉。本发明还提供了一种驱动该电子器件的方法。
-
公开(公告)号：CN107436966A
公开(公告)日：2017-12-05
申请号：CN201710395402.X
申请日：2017-05-26
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/5081 , G06F17/5077 , G06F17/5045
Abstract: 本揭露提供一种将使用系统实施的用于消除电路单元的伪路径的方法。该方法包括：接收与电路单元相关联的第一电子对照表和第二电子对照表；基于第一电子对照表而识别电路单元的接线网；提供包含与接线网相关联的信息的接线网信息输出；在第二电子对照表中选择不横穿接线网的电路单元的路径；以及提供包含与路径相关联的信息的路径信息输出。
-
公开(公告)号：CN107424645A
公开(公告)日：2017-12-01
申请号：CN201710374650.6
申请日：2017-05-24
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/40
Abstract: 在一些实施例中，一种半导体存储器件包含布置为行和列的半导体存储单元的阵列。所述阵列包含存储单元的第一段和存储单元的第二段。第一局部互补位线对在存储单元的所述第一段上方延伸并且与沿着存储单元的所述第一段内的第一列的多个存储单元相连接。第二对局部互补位线在存储单元的所述第二段上方延伸并且与沿着存储单元的所述第二段内的所述第一列的多个存储单元相连接。开关对设置于存储单元的所述第一段和所述第二段之间。所述开关对配置为有选择地将所述第一局部互补位线对与所述第二局部互补位线对串联连接。本发明还提供了静态随机存取存储器(SRAM)器件。
-
公开(公告)号：CN107039061A
公开(公告)日：2017-08-11
申请号：CN201611245305.4
申请日：2016-12-29
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明实施例涉及具有电阻经减小的互连件的存储器装置。根据本发明的一些实施例，一种互连结构包含下部互连层、中间互连层和上部互连层。所述下部互连层中的第一导线和第二导线大体上在第一方向上跨存储器阵列区延伸，且所述下部互连层中的额外下部导线大体上在所述第一方向上跨外围区延伸。所述中间互连层中的第一多个导线段大体上在所述第一方向上跨所述存储器阵列区延伸，且所述中间互连层中的额外中间导线段大体上在第二垂直方向上跨所述外围区延伸。所述上部互连层中的第二多个导线段大体上在所述第一方向上跨所述存储器阵列区延伸，且所述上部互连层中的额外上部导线段大体上在所述第一方向上跨所述外围区延伸。
-
-
-
-
-
-
-
-
-
Search Results
163
records
(took 0.042 seconds)
