-
公开(公告)号：CN114651321A
公开(公告)日：2022-06-21
申请号：CN202080078385.7
申请日：2020-07-23
Applicant: 东京毅力科创株式会社
IPC: H01L21/762 , H01L21/265 , H01L21/324 , H01L21/02 , H01L25/065
Abstract: 本文的技术包括用于制造用于高级电路架构的高密度逻辑和存储器的方法。这种方法可以包括在单独的衬底上形成多层堆叠并在这些多层堆叠上方形成键合膜，然后使这些键合膜接触并键合，以形成包括这些多层堆叠中的每一个的组合结构。可以重复该方法以形成其他组合。在迭代之间，晶体管器件可以由这些组合结构形成。电离原子注入可以促进预定用于生长其他多层的衬底的裂解，其中，退火使该衬底在电离原子注入的预定穿透深度处被弱化。
-
公开(公告)号：CN109952653B
公开(公告)日：2022-05-31
申请号：CN201780070047.7
申请日：2017-11-14
Applicant: 东京毅力科创株式会社
IPC: H01L29/423 , H01L29/66 , H01L29/06 , H01L29/78
Abstract: 一种形成环形栅半导体器件的方法，包括：提供在其上具有层状鳍片结构的衬底，该层状鳍片结构包括沟道部和牺牲部，沟道部和牺牲部各自沿层状鳍片结构的长度延伸，其中层状鳍片结构覆盖有替换栅极材料。在层状鳍片结构上方的替换栅极材料上形成有伪栅极，其中该伪栅极具有沿层状鳍片结构的长度延伸的临界尺寸。该方法还包括在伪栅极正下方形成栅极结构，该栅极结构包括金属栅极区和设置在金属栅极区的相反侧上的栅极间隔件，其中栅极结构的总临界尺寸等于伪栅极的临界尺寸。
-
公开(公告)号：CN114207807A
公开(公告)日：2022-03-18
申请号：CN202080055270.6
申请日：2020-06-24
Applicant: 东京毅力科创株式会社
IPC: H01L21/8238 , H01L27/092 , H01L27/06 , H01L21/822
Abstract: 一种3D半导体器件的制造方法，该方法包括：形成第一目标结构，该第一目标结构包括至少一个上部栅极、至少一个底部栅极以及电介质分离层，该电介质分离层设置在该至少一个上部栅极与该至少一个底部栅极之间并且将该至少一个上部栅极与该至少一个底部栅极分离；去除该第一目标结构中的多个材料去除区域中的材料，该多个材料去除区域包括穿过该至少一个上部栅极延伸到该电介质分离层的顶部的至少一个材料去除区域；以及形成建立与该上部栅极的第一电连接的第一接触件和建立与该至少一个底部栅极的第二电连接的第二接触件，使得该第一接触件和该第二接触件是彼此独立的。
-
公开(公告)号：CN113874997A
公开(公告)日：2021-12-31
申请号：CN202080037926.1
申请日：2020-03-31
Applicant: 东京毅力科创株式会社
IPC: H01L21/8238 , H01L21/822 , H01L27/06 , H01L27/092
Abstract: 一种半导体器件包括同轴接触件，该同轴接触件具有导电层，这些导电层从局部互连延伸并且耦合到金属层。这些局部互连堆叠在衬底上方，并且沿着该衬底的顶表面侧向延伸。这些金属层堆叠在这些局部互连上方，并且沿着该衬底的顶表面侧向延伸。这些导电层是封闭形状的并且同心地布置，其中，这些局部互连中的每一个耦合到对应导电层，并且这些导电层中的每一个耦合到对应金属层。该半导体器件还包括绝缘层，这些绝缘层是封闭形状的、同心地布置、并且相对于这些导电层交替地定位，使得这些导电层通过这些绝缘层彼此间隔开。
-
Patent Agency Ranking
公开(公告)号：CN112368822A
公开(公告)日：2021-02-12
申请号：CN201980042746.X
申请日：2019-06-26
Applicant: 东京毅力科创株式会社
IPC: H01L21/768 , H01L21/027
Abstract: 在一种用于加工衬底的方法中，在置于第一电介质层中的多个导电结构上选择性地形成导电盖层。在该第一电介质层上选择性地形成第二电介质层。在该第二电介质层上选择性地形成第三电介质层。然后在该多个导电结构和该第三电介质层上形成第四电介质层，并且随后在该第四电介质层内形成互连结构。该互连结构包括过孔结构，该过孔结构具有：第一部分，该第一部分置于该导电盖层上，使得该第一部分的侧壁被该第三电介质层包围；以及第二部分，该第二部分设置在该第一部分和该第三电介质层上。
-
公开(公告)号：CN112074940A
公开(公告)日：2020-12-11
申请号：CN201980029791.1
申请日：2019-03-15
Applicant: 东京毅力科创株式会社
IPC: H01L21/67 , H01L21/02 , H01L21/677 , H01L21/027 , H01L21/66
Abstract: 本披露涉及一种大批量生产系统，用于在不离开该系统的受控环境(例如，亚大气压)的情况下按半导体加工序列加工和测量工件。系统加工室经由搬送室相互连接，这些搬送室用于在该受控环境中在加工室之间移动这些工件。这些搬送室包括能够在加工处理之前和/或之后测量工件属性的测量模块。该测量模块可以包括安装在搬送室上方、下方或内部的检查系统。
-
公开(公告)号：CN111919283A
公开(公告)日：2020-11-10
申请号：CN201980019971.1
申请日：2019-03-19
Applicant: 东京毅力科创株式会社
IPC: H01L21/027 , H01L21/311 , H01L21/768 , H01L21/56 , H01L21/67 , G03F7/00
Abstract: 本文中的技术包括处理和系统，通过所述处理和系统可以减轻或校正可再现的CD变化图案，以经由分辨率增强从微加工的图案化工艺中产生期望的CD。识别跨一组晶片的CD变化的可重复部分，然后生成校正曝光图案。直写式投射系统使这种校正图案作为分量曝光、增强曝光或部分曝光而曝光在基板上。常规的基于掩模的光刻系统执行作为第二分量曝光或主要分量曝光的初级图案化曝光。两个分量曝光在组合时增强图案化曝光的分辨率以在无需对每个晶片进行测量的情况下改善正在被处理的基板上的CD。
-
公开(公告)号：CN111566802A
公开(公告)日：2020-08-21
申请号：CN201880085524.1
申请日：2018-12-03
Applicant: 东京毅力科创株式会社
IPC: H01L21/8238 , H01L21/306 , H01L27/092
Abstract: 一种制造半导体器件的方法，包括：提供衬底，该衬底上具有基础鳍片结构，该基础鳍片结构包括：第一堆叠部，其用于形成第一环绕式栅极(GAA)晶体管的沟道，该第一堆叠部包括第一沟道材料；第二堆叠部，其用于形成第二GAA晶体管的沟道，该第二堆叠部包括第二沟道材料；以及牺牲部，其将第一堆叠部与第二堆叠部分开，其中，第一沟道材料、第二通道材料和牺牲材料具有彼此不同的化学组成；使基础鳍片结构的侧面露出以进行各向同性蚀刻处理，该各向同性蚀刻处理选择性地对第一沟道材料、第二沟道材料和牺牲材料中的一种进行蚀刻；以及分别在第一沟道材料和第二沟道材料周围形成第一GAA栅极结构和第二GAA栅极结构。
-
公开(公告)号：CN109952653A
公开(公告)日：2019-06-28
申请号：CN201780070047.7
申请日：2017-11-14
Applicant: 东京毅力科创株式会社
IPC: H01L29/423 , H01L29/66 , H01L29/06 , H01L29/78
Abstract: 一种形成环形栅半导体器件的方法，包括：提供在其上具有层状鳍片结构的衬底，该层状鳍片结构包括沟道部和牺牲部，沟道部和牺牲部各自沿层状鳍片结构的长度延伸，其中层状鳍片结构覆盖有替换栅极材料。在层状鳍片结构上方的替换栅极材料上形成有伪栅极，其中该伪栅极具有沿层状鳍片结构的长度延伸的临界尺寸。该方法还包括在伪栅极正下方形成栅极结构，该栅极结构包括金属栅极区和设置在金属栅极区的相反侧上的栅极间隔件，其中栅极结构的总临界尺寸等于伪栅极的临界尺寸。
-
-
-
-
-
-
-
-
Search Results
69
records
(took 0.038 seconds)
