-
公开(公告)号:CN102800781B
公开(公告)日:2017-04-12
申请号:CN201210162730.2
申请日:2012-05-23
Applicant: 三星电子株式会社
CPC classification number: H01L33/46 , H01L33/20 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/49107 , H01L2224/73265 , H01L2224/83385 , H01L2924/00014 , H01L2924/00
Abstract: 本发明提供了一种半导体发光装置及其制造方法和一种发光设备。该半导体发光装置包括:透光基底;发光部分;第一电极和第二电极,分别电连接到第一导电类型半导体层和第二导电类型半导体层;后反射部分,包括反射金属层以及置于透光基底和反射金属层之间的透光介电层。
-
公开(公告)号:CN106206907A
公开(公告)日:2016-12-07
申请号:CN201610353596.2
申请日:2016-05-25
Applicant: 三星电子株式会社
Abstract: 本发明提供了一种半导体发光装置和一种显示装置。该半导体发光装置包括:布线板,其包括其上布置有第一布线电极和第二布线电极的安装表面;半导体发光二极管芯片,其包括其上布置有第一电极和第二电极的第一表面,第一表面面对安装表面,该半导体发光二极管芯片还包括与第一表面相对定位的第二表面以及位于第一表面与第二表面之间的侧表面,第一电极和第二电极分别连接至第一布线电极和第二布线电极;以及反射层,其布置在半导体发光二极管芯片的第二表面和侧表面中的至少一个上。
-
公开(公告)号:CN106206862A
公开(公告)日:2016-12-07
申请号:CN201610357748.6
申请日:2016-05-26
Applicant: 三星电子株式会社
CPC classification number: H01L33/58 , F21K9/237 , F21K9/275 , F21S8/026 , F21V23/005 , F21Y2103/10 , F21Y2115/10 , H01L33/0079 , H01L33/44 , H01L33/505 , H01L2224/11 , H01L33/007 , H01L33/22
Abstract: 本发明提供了一种半导体发光器件,该半导体发光器件包括:发光结构,其包括分别提供发光结构的彼此面对的第一表面和第二表面的第一导电类型的半导体层和第二导电类型的半导体层以及介于第一导电类型的半导体层与第二导电类型的半导体层之间的有源层,第一导电类型的半导体层的一个区朝着第二表面敞开,并且第一表面具有布置于其上的凹凸部分;第一电极和第二电极,它们分别布置在第一导电类型的半导体层的所述一个区和第二导电类型的半导体层的一个区中;透明支承衬底,其布置在第一表面上;以及透明粘合剂层,其布置在发光结构的第一表面与透明支承衬底之间。
-
公开(公告)号:CN103794686A
公开(公告)日:2014-05-14
申请号:CN201310513215.9
申请日:2013-10-25
Applicant: 三星电子株式会社
CPC classification number: H01L33/007 , H01L33/0079 , H01L33/0075 , H01L33/10 , H01L33/32
Abstract: 本发明公开了半导体发光器件及其制造方法,其中的一种制造半导体发光器件的方法包括在半导体单晶生长衬底上形成隔离图案。在半导体单晶生长衬底上由隔离图案限定的一个芯片单元区域中顺序生长第一导电型半导体层、有源层、和第二导电型半导体层,并且形成反射金属层以覆盖发光结构和隔离图案。在反射金属层上形成支撑衬底,并且从发光结构上去除半导体单晶生长衬底。然后将支撑衬底切割为单独的发光器件。
-
公开(公告)号:CN101393917B
公开(公告)日:2012-11-14
申请号:CN200810215207.5
申请日:2008-09-18
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L27/105 , H01L23/522 , H01L21/8234 , H01L21/768
Abstract: 本发明公开一种半导体器件、采用其的电子产品及其制造方法。本发明提供了一种能够减小厚度的半导体器件、一种采用该器件的电子产品、以及一种制造该器件的方法。制造半导体器件的方法包括制备具有第一和第二有源区的半导体衬底。第一有源区中的第一晶体管包括第一栅极图案和第一杂质区。第二有源区中的第二晶体管包括第二栅极图案和第二杂质区。第一导电图案在第一晶体管上,其中第一导电图案的至少一部分被布置为与第二栅极图案的至少一部分和半导体衬底的上表面相距相同的距离。可以在形成第二晶体管的同时在第一晶体管上形成第一导电图案。
-
-
-
-