公开(公告)号：CN102779837B

公开(公告)日：2015-04-08

申请号：CN201210289657.5

申请日：2012-08-15

申请人： 中国科学院上海微系统与信息技术研究所

发明人： 陈静 ,  伍青青 ,  罗杰馨 ,  柴展 ,  余涛 ,  王曦

IPC分类号： H01L29/08 ,  H01L27/11 ,  H01L21/8244 ,  G11C11/413

CPC分类号： H01L27/1104 ,  G11C11/412 ,  H01L29/66659 ,  H01L29/7835

摘要： 本发明提供一种六晶体管静态随机存储器单元及其制作方法，属于存储器设计及制造技术领域，所述存储器单元包括两个反相器及传输门，所述反相器由一结构对称的NMOS晶体管及结构对称的PMOS晶体管互连组成，所述传输门由两个源漏结构非对称的NMOS晶体管组成，所述源漏结构非对称NMOS晶体管的源极结构具有袋区及浅掺杂延伸区，而漏极结构不具有袋区及浅掺杂延伸区。本发明采用了具有非对称结构的传输门N型晶体管，通过去掉漏极的浅掺杂延伸区（LDD）和袋区（Pocket）引入的非对称，不改变器件加工工艺，不额外增加版图，不破坏器件使用寿命，且由此引起的电学非对称性明显优于现有的结构。本发明工艺简单，有利于降低成本，适用于工业生产。

公开(公告)号：CN104425592A

公开(公告)日：2015-03-18

申请号：CN201310365829.7

申请日：2013-08-20

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 隋运奇

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L27/11 ,  H01L21/8244

CPC分类号： H01L29/78 ,  H01L27/1104 ,  H01L29/0684 ,  H01L29/66477

摘要： 一种半导体器件及其形成方法和静态随机存储器及其形成方法，所述半导体器件包括：半导体衬底，所述半导体衬底包括有源区和两行以上隔离沟槽，所述有源区位于相邻所述隔离沟槽之间；隔离结构，所述隔离结构包括位于所述隔离沟槽底部和侧壁上的第一隔离层、位于所述第一隔离层上的阻挡层和位于所述阻挡层上的第二隔离层；栅极结构，所述栅极结构包括横跨所述有源区和所述有源区两侧至少部分第一隔离层的第一介质层、位于所述第一介质层上的第二介质层和位于所述第二介质层上的金属栅极；侧墙，所述侧墙位于所述隔离结构上且覆盖所述栅极结构的侧壁，所述侧墙至少覆盖部分所述阻挡层。本发明所形成半导体器件的性能好、成品率高。

公开(公告)号：CN104347380A

公开(公告)日：2015-02-11

申请号：CN201410352843.8

申请日：2014-07-23

申请人： 格罗方德半导体公司

发明人： S·梅茨格 ,  D·瑟伯 ,  J·帕兹尔 ,  M·伦斯基

IPC分类号： H01L21/283 ,  H01L21/8244

CPC分类号： H01L21/283 ,  H01L21/268 ,  H01L21/28518 ,  H01L21/823412 ,  H01L21/823418 ,  H01L27/0629 ,  H01L27/1104 ,  H01L29/665 ,  H01L29/7843 ,  H01L29/7847 ,  H01L21/324 ,  H01L27/11

摘要： 本发明涉及形成包含硅化及非硅化电路组件的半导体结构的方法，提供一种方法，包括：提供包括至少一个第一电路组件和至少一个第二电路组件的半导体结构。该第一电路组件包括第一半导体材料，而该第二电路组件包括第二半导体材料。形成具有内在应力的介电层。该介电层包括在该至少一个第一电路组件上方的第一部分和在该至少一个第二电路组件上方的第二部分。进行第一退火制程。在第一退火制程中，内在应力是至少在该第一半导体材料中通过应力记忆产生。在第一退火制程之后，去除该应力介电层的第一部分。形成金属层，且进行第二退火制程。在第二退火制程中，金属与该第一半导体材料发生化学反应，形成硅化物。该介电层的第二部分实质上防止该第二半导体材料和该金属之间的化学反应产生。

公开(公告)号：CN104347110A

公开(公告)日：2015-02-11

申请号：CN201410380778.X

申请日：2014-08-05

申请人： 瑞萨电子株式会社

发明人： 小畑弘之

IPC分类号： G11C11/41 ,  G11C11/413

CPC分类号： G11C11/412 ,  H01L27/0207 ,  H01L27/1104

摘要： 本发明提供半导体存储器件，该半导体存储器件包含第一及第二负载晶体管、第一及第二驱动晶体管、第一及第二转移晶体管，以及各自用作存储节点的第一及第二单元节点线。其中单元节点线以及与单元节点线对应的位线在从上方观看时彼此重叠的部分被形成于单元节点线与位线之间。

公开(公告)号：CN102822959B

公开(公告)日：2015-01-28

申请号：CN201080066028.5

申请日：2010-03-30

申请人： 瑞萨电子株式会社

发明人： 时田裕文

IPC分类号： H01L21/8244 ,  H01L27/11 ,  H01L29/78 ,  H01L29/786

CPC分类号： H01L29/42364 ,  G11C11/412 ,  G11C11/4125 ,  G11C11/419 ,  H01L21/76224 ,  H01L21/823462 ,  H01L21/823842 ,  H01L21/823857 ,  H01L21/823871 ,  H01L27/0207 ,  H01L27/0629 ,  H01L27/092 ,  H01L27/1104 ,  H01L29/0653 ,  H01L29/495 ,  H01L29/513 ,  H01L29/517

摘要： 本发明提供了一种n沟道型HK/MG晶体管，其具有由含有La和Hf的第一高介电膜形成的栅极绝缘膜、及由金属膜和多晶硅膜的层叠膜形成的栅电极，并形成在由形成在半导体衬底的主面上的由含有氧原子的绝缘膜形成的元件分离部围成的活性区域，其中，在跨过元件分离部的上述栅电极下方，代替第一高介电膜，形成有La的含量比第一高介电膜少的、含有Hf的第二高介电膜。

公开(公告)号：CN104282693A

公开(公告)日：2015-01-14

申请号：CN201410320563.9

申请日：2014-07-07

申请人： 格罗方德半导体公司

发明人： T·沙菲尔 ,  D·费米尔

IPC分类号： H01L27/11 ,  H01L21/8244 ,  G11C11/413

CPC分类号： G11C11/412 ,  G11C8/16 ,  H01L27/11 ,  H01L27/1104

摘要： 本发明涉及包括双端口静态随机访问存储器单元的装置及其形成方法，所述装置包括衬底以及双端口静态随机访问存储器单元。该衬底包括N阱区、第一P阱区以及第二P阱区。该第一及第二P阱区设于该N阱区的相对侧并沿宽度方向隔开。该静态随机访问存储器单元包括设于该N阱区中的第一及第二上拉晶体管，设于该第一P阱区中的第一对下拉晶体管及第一对访问晶体管，以及设于该第二P阱区中的第二对下拉晶体管及第二对访问晶体管。各该第一对及该第二对下拉晶体管包括第一下拉晶体管以及第二下拉晶体管。该第一下拉晶体管及该第二下拉晶体管的主动区沿该宽度方向隔开。

公开(公告)号：CN104103579A

公开(公告)日：2014-10-15

申请号：CN201310699364.9

申请日：2013-12-16

申请人： 意法半导体公司

发明人： J·H·张

IPC分类号： H01L21/768 ,  H01L21/8254 ,  H01L21/44 ,  H01L27/11

CPC分类号： H01L27/1211 ,  H01L21/266 ,  H01L21/823814 ,  H01L21/823821 ,  H01L21/823828 ,  H01L21/823871 ,  H01L21/845 ,  H01L23/528 ,  H01L27/0924 ,  H01L27/1104 ,  H01L27/1108 ,  H01L27/11213 ,  H01L29/0649 ,  H01L29/161 ,  H01L29/66795 ,  H01L29/7831 ,  H01L29/7838 ,  H01L29/7849 ,  H01L2924/0002 ,  H01L2924/00

摘要： 集成电路器件和制作技术。一种半导体器件制作方法可以包括在相同处理步骤中掺杂集成电路的衬底的第一和第二部分。第一部分对应于半导体器件的掺杂的区域。第二部分对应于过孔接触。该方法还可以包括在掺杂之后形成半导体器件的栅极。

公开(公告)号：CN103943681A

公开(公告)日：2014-07-23

申请号：CN201310751573.3

申请日：2013-12-31

申请人： 三星电子株式会社

发明人： 宋在烈 ,  李浚熙 ,  李惠兰 ,  玄尚镇 ,  姜尚范

IPC分类号： H01L29/78 ,  H01L29/51 ,  H01L29/10 ,  H01L21/336

CPC分类号： H01L29/78 ,  H01L21/28088 ,  H01L21/823842 ,  H01L27/1104 ,  H01L29/51 ,  H01L29/6681

摘要： 本申请公开了一种半导体器件及其制造方法。所述半导体器件包括：衬底上的绝缘膜，所述绝缘膜中包括沟槽；所述沟槽内的栅极绝缘膜；所述栅极绝缘膜上的界面陷阱密度改进膜，所述界面陷阱密度改进膜改进衬底的界面陷阱密度；以及所述界面陷阱密度改进膜上的第一导电类型功函数调整膜。

公开(公告)号：CN103681472A

公开(公告)日：2014-03-26

申请号：CN201310410551.0

申请日：2013-09-10

申请人： 格罗方德半导体公司

发明人： J·金 ,  J·桂

IPC分类号： H01L21/768 ,  H01L21/8244 ,  H01L27/11 ,  H01L23/528

CPC分类号： H01L27/1104 ,  H01L27/0207

摘要： 揭示一种具有三重图案化金属层结构的位格。具体实施例包括：经由金属层的第一图案化制程，提供为字符线结构、接地线结构、电源线结构及位线结构中的第一者的第一结构；经由该金属层的第二图案化制程，提供与该第一结构不同而且为该字符线结构、该接地线结构、该电源线结构及该位线结构中的第二者的第二结构；以及经由该金属层的第三图案化制程，提供与该第一结构及该第二结构不同而且为该字符线结构、该接地线结构线、该电源线结构及该位线结构中的第三者的第三结构。

公开(公告)号：CN103531543A

公开(公告)日：2014-01-22

申请号：CN201310491996.6

申请日：2013-10-18

申请人： 上海华力微电子有限公司

发明人： 俞柳江

IPC分类号： H01L21/8244 ,  H01L21/266

CPC分类号： H01L27/1104 ,  H01L21/26586

摘要： 一种降低静态随机存储器制备工艺中阴影效应的方法，包括：步骤S1：提供硅基衬底，并形成浅沟槽隔离；步骤S2：在硅基衬底上设置栅氧化层和多晶硅栅，并在栅氧化层两侧设置源极区和漏极区；步骤S3：在硅基衬底表面设置光阻层，且光阻层之侧壁与硅基衬底之上表面具有倾角α，0＜α＜90°；步骤S4：通过环状注入工艺，对目标区域进行离子注入。本发明通过在所述硅基衬底之异于所述栅氧化层的表面设置光阻层，且光阻层之侧壁与硅基衬底之上表面具有倾角α，0＜α＜90°，使得所述环状注入之注入方向在所述硅基衬底上的投影面积减小，故在进行所述环状注入工艺时，所述环状注入离子便可注入到目标区域，以降低静态随机存储器制备工艺中的阴影效应。