公开(公告)号：CN109256377A

公开(公告)日：2019-01-22

申请号：CN201810769672.7

申请日：2018-07-13

Applicant: 三星电子株式会社

Inventor： 金成禹 ,  金奉秀 ,  金英培 ,  许基宰 ,  高宽协 ,  洪亨善 ,  黄有商

IPC: H01L27/02 ,  H01L27/108 ,  H01L45/00

Abstract: 一种半导体器件包括：设置在衬底上的第一存储部分、第一周边电路部分和第二周边电路部分；以及堆叠在第二周边电路部分上的第二存储部分和布线部分，其中第一存储部分包括多个第一存储单元，第一存储单元的每个包括单元晶体管和连接到单元晶体管的电容器，第二存储部分包括多个第二存储单元，第二存储单元的每个包括彼此串联联接的可变电阻元件和选择元件，布线部分包括多个线图案，其中线图案和第二存储单元相对于衬底高于电容器。

公开(公告)号：CN108766969A

公开(公告)日：2018-11-06

申请号：CN201810329924.4

申请日：2018-04-13

Applicant: 三星电子株式会社

Inventor： 金恩靓 ,  金大益 ,  金奉秀 ,  朴济民 ,  张世明 ,  黄有商

IPC: H01L27/11563 ,  H01L27/11568

Abstract: 本发明提供一种制造半导体存储器装置的方法，包含：在半导体衬底上形成位线和位线封盖图案；形成覆盖位线封盖图案的侧壁和位线的侧壁的第一间隔物；形成与第一间隔物的侧壁接触且具有低于第一间隔物的上部末端的顶部表面的接触塞；移除第一间隔物的上部部分；形成封闭至少空隙的入口的第一牺牲层；形成覆盖位线封盖图案的侧壁且具有与第一间隔物的顶部表面接触的底部表面的第二间隔物；以及移除第一牺牲层。位线封盖图案在位线上。接触塞包含暴露于顶部表面上的空隙。

公开(公告)号：CN108155173A

公开(公告)日：2018-06-12

申请号：CN201711261582.9

申请日：2017-12-04

Applicant: 三星电子株式会社

Inventor： 洪镇宇 ,  金大益 ,  尹灿植 ,  李基硕 ,  韩东珉 ,  张成豪 ,  黄有商 ,  金奉秀 ,  朴济民

IPC: H01L23/50 ,  H01L27/088

CPC classification number: H01L23/5226 ,  H01L21/76802 ,  H01L27/10814 ,  H01L27/10888 ,  H01L27/10894 ,  H01L27/11568 ,  H01L27/0886 ,  H01L23/50

Abstract: 一种半导体器件包括基板，该基板包括包含单元有源区域的单元阵列区域。绝缘图案在基板上。绝缘图案包括暴露单元有源区域并且延伸到单元有源区域中的直接接触孔。直接接触导电图案在直接接触孔中并且连接到单元有源区域。位线在绝缘图案上。位线连接到直接接触导电图案并且在垂直于绝缘图案的上表面的方向上延伸。绝缘图案包括包含非金属基电介质材料的第一绝缘图案和在第一绝缘图案上的第二绝缘图案。第二绝缘图案包括具有比第一绝缘图案的介电常数高的介电常数的金属基电介质材料。

公开(公告)号：CN108133936A

公开(公告)日：2018-06-08

申请号：CN201711234913.X

申请日：2017-11-30

Applicant: 三星电子株式会社

Inventor： 金成禹 ,  李宰圭 ,  徐基皙 ,  洪亨善 ,  黄有商 ,  高宽协

IPC: H01L27/108 ,  H01L27/22 ,  G11C11/406 ,  G11C11/408

CPC classification number: G11C14/0036 ,  G11C7/10 ,  G11C11/005 ,  G11C14/0045 ,  G11C14/0081 ,  G11C14/009 ,  H01L23/528 ,  H01L27/0207 ,  H01L27/1052 ,  H01L27/10814 ,  H01L27/10823 ,  H01L27/10829 ,  H01L27/10852 ,  H01L27/10876 ,  H01L27/10885 ,  H01L27/10891 ,  H01L27/222 ,  H01L27/228 ,  H01L27/2436 ,  H01L27/2463 ,  H01L29/0847 ,  H01L29/4236 ,  H01L43/02 ,  H01L43/08 ,  H01L43/12 ,  H01L45/04 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/1608 ,  H01L27/10805 ,  G11C11/40615 ,  G11C11/4087

Abstract: 本发明提供一种集成电路(IC)器件和制造该IC器件的方法，其中该IC器件可以包括包含单个芯片的单个基板以及在基板上互相间隔开并且具有不同结构的多个存储单元。制造IC器件可以包括在基板的第一区域中形成多条第一字线以及在基板的第二区域中或者第二区域上形成多条第二字线。多个电容器可以形成在第一字线上。多条源极线可以形成在第二字线上。覆盖所述多个电容器和所述多条源极线的绝缘层可以形成在第一区域和第二区域中。可变电阻结构可以形成在第二区域中的与基板的上表面间隔开第一垂直距离的位置处。

公开(公告)号：CN103779318B

公开(公告)日：2018-03-27

申请号：CN201310512143.6

申请日：2013-10-25

Applicant: 三星电子株式会社

Inventor： 金奉秀 ,  朴正焕 ,  崔成菅 ,  李圭现 ,  洪亨善 ,  黄有商

IPC: H01L23/522 ,  H01L23/528 ,  H01L21/768

CPC classification number: H01L29/0649 ,  H01L21/76831 ,  H01L21/76897 ,  H01L27/10855 ,  H01L27/10876 ,  H01L27/10888 ,  H01L29/4236

Abstract: 本公开提供包括凹陷有源区的半导体器件及形成该半导体器件的方法。每个半导体器件可以包括基板，该基板包括有源区，有源区包括第一和第二区域。每个半导体器件可以包括在有源区的第一和第二区域之间的器件隔离层。每个半导体器件可以包括分别由器件隔离层的凹陷部分和有源区的第一区域的凹陷部分限定的接触孔。而且，有源区的第一区域的最上表面可以限定接触孔的最下部分。

公开(公告)号：CN107706179A

公开(公告)日：2018-02-16

申请号：CN201710673839.5

申请日：2017-08-07

Applicant: 三星电子株式会社

Inventor： 金恩靓 ,  金熙中 ,  金根楠 ,  金大益 ,  金奉秀 ,  黄有商

IPC: H01L27/108

CPC classification number: H01L23/5329 ,  H01L21/764 ,  H01L23/5222 ,  H01L23/5226 ,  H01L23/5283 ,  H01L27/10814 ,  H01L27/10855 ,  H01L27/2436 ,  H01L27/2463 ,  H01L27/10805

Abstract: 本公开提供了半导体存储器件。一种半导体存储器件包括：字线，在半导体基板中在第一方向上延伸；位线结构，在字线之上跨过并在交叉第一方向的第二方向上延伸；以及接触焊盘结构，在平面图中在字线之间且在位线结构之间。间隔物结构在位线结构与接触焊盘结构之间延伸。间隔物结构包括沿着位线结构的侧壁在第二方向上延伸的第一空气间隙以及围绕每个接触焊盘结构并且联接到第一空气间隙的第二空气间隙。

公开(公告)号：CN103972066A

公开(公告)日：2014-08-06

申请号：CN201410032103.6

申请日：2014-01-23

Applicant: 三星电子株式会社

Inventor： 金大益 ,  金志永 ,  朴济民 ,  孙洛辰 ,  黄有商

IPC: H01L21/28 ,  H01L21/82 ,  H01L27/02 ,  H01L29/423

CPC classification number: H01L29/4236 ,  H01L21/26586 ,  H01L21/823437 ,  H01L29/7827 ,  H01L29/7831

Abstract: 本发明提供了半导体器件及其制造方法。根据制造半导体器件的方法，硬掩模线平行地形成在基板中，并且硬掩模线之间的基板被蚀刻以形成凹槽。硬掩模线在凹槽之间的部分以及基板在凹槽之间的部分被蚀刻。基板在凹槽之间的被蚀刻部分的上表面比凹槽的底表面高。导电层形成为填充凹槽。导电层被蚀刻以分别在凹槽中形成导电图案。

公开(公告)号：CN102800693A

公开(公告)日：2012-11-28

申请号：CN201210165160.2

申请日：2012-05-24

Applicant: 三星电子株式会社

Inventor： 金志永 ,  吴容哲 ,  禹东秀 ,  郑铉雨 ,  秦教英 ,  崔成菅 ,  洪亨善 ,  黄有商

IPC: H01L29/423 ,  H01L29/06 ,  H01L23/488 ,  H01L27/108 ,  H01L21/8242

CPC classification number: G11C11/4096 ,  G11C11/404 ,  G11C11/4085 ,  H01L21/823437 ,  H01L27/10823 ,  H01L27/10873 ,  H01L27/10876 ,  H01L27/10891 ,  H01L27/10894 ,  H01L29/41741 ,  H01L29/4236 ,  H01L29/66484 ,  H01L29/66613 ,  H01L29/66666 ,  H01L29/7827 ,  H01L29/7831

Abstract: 本发明提供了一种半导体器件及其形成方法，在该半导体器件中由两个子栅独立地控制一个沟道区以抑制泄漏电流的产生。

公开(公告)号：CN102446919A

公开(公告)日：2012-05-09

申请号：CN201110302245.6

申请日：2011-10-08

Applicant: 三星电子株式会社

Inventor： 金大益 ,  洪亨善 ,  黄有商 ,  郑铉雨

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L27/10844 ,  H01L27/108 ,  H01L27/10814 ,  H01L27/10823 ,  H01L27/10876 ,  H01L29/66666 ,  H01L29/7827 ,  H01L29/94

Abstract: 本发明提供一种具有垂直沟道晶体管的半导体存储器件及其制造方法。该半导体器件包括：半导体衬底；半导体柱，从半导体衬底延伸，该半导体柱包括第一区域、第二区域和第三区域，第二区域位于第一区域和第三区域之间，第三区域位于第二区域与半导体衬底之间，直接相邻的区域具有不同的导电类型；第一栅极图案，设置在第二区域上，第一绝缘层在第一栅极图案与第二区域之间；以及第二栅极图案，设置在第三区域上，其中第二区域通过第二栅极图案欧姆连接到衬底。

公开(公告)号：CN100428442C

公开(公告)日：2008-10-22

申请号：CN03123469.0

申请日：2003-05-14

Applicant: 三星电子株式会社

Inventor： 郑弘植 ,  金奇南 ,  黄有商

IPC: H01L21/82 ,  H01L21/8242 ,  H01L21/336 ,  H01L21/311

CPC classification number: H01L27/10873 ,  H01L21/31111 ,  H01L21/31116 ,  H01L21/76897 ,  H01L27/10855 ,  H01L27/10888 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/6659

Abstract: 在一个实施例中，包括栅电极和覆盖栅电极的绝缘层的多个栅极结构形成在半导体衬底上。使用栅极结构作为掩模，低剂量的杂质离子注入到半导体衬底内形成源/漏区。第一绝缘间隔层形成在栅极结构的侧壁上，第二绝缘间隔层形成在第一绝缘间隔层上。此后使用第一和第二绝缘间隔层作为掩模，高剂量的杂质离子注入到半导体衬底内形成源/漏区。然后除去第二绝缘间隔层。因此，通过调节有效沟道长度和接触电阻可以提高接触电阻和晶体管的特性。