-
公开(公告)号：CN104733036A
公开(公告)日：2015-06-24
申请号：CN201410811852.9
申请日：2014-12-23
Applicant: 英特尔公司
IPC: G11C11/4063
CPC classification number: G11C14/0036 , B82Y10/00 , G11C11/161 , G11C11/1657 , G11C11/1659 , G11C11/1673 , G11C11/1675 , G11C13/0004 , G11C13/0011 , G11C13/0069 , G11C14/0018 , G11C14/0045 , H01L27/10832 , H01L27/1087 , H01L27/228 , H01L43/08 , H01L43/10 , H01L43/12 , H04L9/0897
Abstract: 本发明描述了用于混合eDRAM和MRAM存储器单元的装置，其包括：具有第一端子和第二端子的电容器；第一晶体管，其具有耦合到第一字线(WL)的栅极端子、耦合到位线(BL)的源极端子/漏极端子、和耦合到所述电容器的所述第一端子的漏极端子/源极端子；具有第一端子和第二端子的电阻存储器元件，所述电阻存储器元件器件的所述第一端子耦合到所述电容器的所述第一端子；以及第二晶体管，其具有耦合到第二WL的栅极端子、耦合到源线(SL)的源极端子/漏极端子、和耦合到所述电阻存储器元件器件的所述第二端子的漏极端子/源极端子。
-
公开(公告)号：CN107066068A
公开(公告)日：2017-08-18
申请号：CN201610813758.6
申请日：2016-09-09
Applicant: 联发科技股份有限公司
CPC classification number: G06F1/3287 , G06F1/3275 , G06F3/0619 , G06F3/065 , G06F3/0685 , G06F12/0238 , G06F12/0638 , G06F12/0804 , G06F12/1081 , G06F13/28 , G06F2212/1028 , G06F2212/1044 , G06F2212/205 , G06F2212/656 , G11C14/0036 , Y02D10/13 , Y02D10/14 , Y02D10/171 , G06F1/3296
Abstract: 本发明提供一种存储装置及存储装置内低功耗存储器存取方法。本发明提供的存储装置，包含：存储器控制器，耦接到第一存储器与第二存储器，其中该存储器控制器包含：存储器管理电路，用于控制该第一存储器与该第二存储器的存取；以及直接存储器存取控制器；以及处理单元，通过该存储器控制器，存取该第一存储器与该第二存储器，当该存储装置处于工作模式时，该存储器管理电路将该第二存储器储存的数据的部分复制到该第一存储器中，以待该处理单元的使用，并当该第一存储器的数据的该部分不同于该第二存储器的数据的该部分时，记录脏数据信息。本发明提供的存储装置及存储装置内低功耗存储器存取方法能够显著减少功耗。
-
公开(公告)号：CN106205671A
公开(公告)日：2016-12-07
申请号：CN201510750031.3
申请日：2015-11-06
Applicant: 华邦电子股份有限公司
IPC: G11C11/406 , G11C13/00 , G11C5/02
CPC classification number: G06F11/1068 , G06F3/0619 , G06F3/064 , G06F3/0655 , G06F3/0679 , G06F3/0688 , G06F11/1072 , G11C5/148 , G11C7/04 , G11C7/20 , G11C11/005 , G11C11/1695 , G11C13/0002 , G11C13/0033 , G11C13/0059 , G11C14/0036 , G11C14/0045 , G11C29/12 , G11C29/52
Abstract: 本发明提出一种存储器系统及其管理方法。存储器系统包括第一非挥发存储器阵列、第二非挥发存储器阵列以及存储器控制器。存储器控制器将一指示符位写入至第二非挥发存储器阵列。指示符位指示储存在第二非挥发存储器阵列中的数据是否有效。存储器控制器响应高温事件而判断指示符位是否有效。当指示符位有效时，存储器控制器将储存在第二非挥发存储器阵列的备份数据位写入至第一非挥发存储器阵列。
-
公开(公告)号：CN1495899A
公开(公告)日：2004-05-12
申请号：CN03136045.9
申请日：2003-05-15
Applicant: 惠普开发有限公司
CPC classification number: G11C14/0036 , G11C11/005 , G11C11/404 , G11C11/405 , G11C14/00
Abstract: 提供存储器备份系统的设备和方法。存储器备份系统包括第一存储器单元[310]，和与该单元接口的非易失存储器单元[320]。控制电路允许数据被写入第一存储器单元[310]或非易失存储器单元[320]，和提供数据从第一存储器单元[310]和非易失存储器单元[320]中的一个向第一存储器单元[310]和非易失存储器单元[320]中的另一个的传输。
-
公开(公告)号：CN108133936A
公开(公告)日：2018-06-08
申请号：CN201711234913.X
申请日：2017-11-30
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L27/22 , G11C11/406 , G11C11/408
CPC classification number: G11C14/0036 , G11C7/10 , G11C11/005 , G11C14/0045 , G11C14/0081 , G11C14/009 , H01L23/528 , H01L27/0207 , H01L27/1052 , H01L27/10814 , H01L27/10823 , H01L27/10829 , H01L27/10852 , H01L27/10876 , H01L27/10885 , H01L27/10891 , H01L27/222 , H01L27/228 , H01L27/2436 , H01L27/2463 , H01L29/0847 , H01L29/4236 , H01L43/02 , H01L43/08 , H01L43/12 , H01L45/04 , H01L45/06 , H01L45/1233 , H01L45/1608 , H01L27/10805 , G11C11/40615 , G11C11/4087
Abstract: 本发明提供一种集成电路(IC)器件和制造该IC器件的方法，其中该IC器件可以包括包含单个芯片的单个基板以及在基板上互相间隔开并且具有不同结构的多个存储单元。制造IC器件可以包括在基板的第一区域中形成多条第一字线以及在基板的第二区域中或者第二区域上形成多条第二字线。多个电容器可以形成在第一字线上。多条源极线可以形成在第二字线上。覆盖所述多个电容器和所述多条源极线的绝缘层可以形成在第一区域和第二区域中。可变电阻结构可以形成在第二区域中的与基板的上表面间隔开第一垂直距离的位置处。
-
Patent Agency Ranking
公开(公告)号：CN105702277B
公开(公告)日：2018-05-08
申请号：CN201610027385.X
申请日：2011-12-16
Applicant: 艾沃思宾技术公司
IPC: G11C7/10 , G11C8/04 , G11C11/00 , G11C11/4076
CPC classification number: G06F3/0659 , G06F3/0611 , G06F3/0685 , G06F12/0246 , G06F12/0638 , G06F13/1694 , G06F2212/205 , G06F2212/7201 , G11C7/1042 , G11C7/1072 , G11C8/04 , G11C11/005 , G11C11/16 , G11C11/1673 , G11C11/1675 , G11C11/4076 , G11C11/4091 , G11C11/4094 , G11C11/4096 , G11C14/0036
Abstract: 本申请涉及用于使DRAM和MRAM访问交错的存储器控制器和方法。描述了用于使不同等待时间和页面尺寸的易失性和非易失性存储器交错的存储器控制和方法，其中，单个DDR3存储器控制器与许多存储器模块通信，其至少包括与例如动态随机存取存储器(DRAM)的易失性存储器集成在不同序列或通道中的例如自旋扭矩磁随机存取存储器的非易失性存储器。
-
公开(公告)号：CN107003919A
公开(公告)日：2017-08-01
申请号：CN201580064297.0
申请日：2015-11-24
Applicant: 英特尔公司
CPC classification number: G06F11/1441 , G06F1/30 , G06F1/3275 , G06F11/2015 , G06F12/0246 , G06F12/0638 , G06F12/0891 , G06F2212/205 , G06F2212/7208 , G06F2212/7209 , G11C5/04 , G11C5/148 , G11C7/20 , G11C14/0036 , G11C14/0045
Abstract: 描述容错自动DIMM(双列直插存储器模块)刷新或ADR的方法和设备。在一实施例中，处理器包括非易失性存储器以存储来自处理器的一个或多个易失性缓冲器的数据。来自处理器的一个或多个易失性缓冲器的数据响应要引起系统复位或关机的事件的发生而存储到非易失性存储器中。还公开并且要求保护其他实施例。
-
公开(公告)号：CN104011691B
公开(公告)日：2016-12-14
申请号：CN201180076054.0
申请日：2011-12-29
Applicant: 英特尔公司
CPC classification number: G06F12/0638 , G06F12/023 , G06F12/0238 , G06F12/0866 , G06F2212/202 , G06F2212/2024 , G06F2212/205 , G11C7/1072 , G11C13/0004 , G11C14/0036 , G11C14/0045
Abstract: 公开方法和系统。在一个实施例中，方法包括在变存储器和开关（PCMS）存储器内若存储器位置以用作随机存取存储器（RAM）盘。创建RAM盘以供在计算机系统中运行的软件应用使用。方法还包括将分配数量的PCMS存储器中的至少一部分映射到软件应用地址空间。最后，方法还授予软件应用对分配数量的PCMS存储器的至少一部分的直接访问。
-
公开(公告)号：CN104733036B
公开(公告)日：2018-06-22
申请号：CN201410811852.9
申请日：2014-12-23
Applicant: 英特尔公司
IPC: G11C11/4063
CPC classification number: G11C14/0036 , B82Y10/00 , G11C11/161 , G11C11/1657 , G11C11/1659 , G11C11/1673 , G11C11/1675 , G11C13/0004 , G11C13/0011 , G11C13/0069 , G11C14/0018 , G11C14/0045 , H01L27/10832 , H01L27/1087 , H01L27/228 , H01L43/08 , H01L43/10 , H01L43/12 , H04L9/0897
Abstract: 本发明描述了用于混合eDRAM和MRAM存储器单元的装置，其包括：具有第一端子和第二端子的电容器；第一晶体管，其具有耦合到第一字线(WL)的栅极端子、耦合到位线(BL)的源极端子/漏极端子、和耦合到所述电容器的所述第一端子的漏极端子/源极端子；具有第一端子和第二端子的电阻存储器元件，所述电阻存储器元件器件的所述第一端子耦合到所述电容器的所述第一端子；以及第二晶体管，其具有耦合到第二WL的栅极端子、耦合到源线(SL)的源极端子/漏极端子、和耦合到所述电阻存储器元件器件的所述第二端子的漏极端子/源极端子。
-
公开(公告)号：CN107968150A
公开(公告)日：2018-04-27
申请号：CN201710794979.8
申请日：2017-09-06
Applicant: 三星电子株式会社
CPC classification number: H01L43/12 , G11C11/15 , G11C11/5607 , G11C14/0036 , G11C19/02 , G11C2211/5615 , H01L27/222 , H01L27/224 , H01L29/82 , H01L43/02 , H01L43/08
Abstract: 公开了一种制造磁存储器件的方法。制造磁存储器件的该方法包括：在衬底上形成层间电介质层；在层间电介质层中形成牺牲图案；在牺牲图案上形成磁隧道结图案；在形成磁隧道结图案之后，选择性地去除牺牲图案以在层间电介质层中形成底接触区；以及在底接触区中形成底接触。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.013 seconds)
