-
公开(公告)号：CN119292991A
公开(公告)日：2025-01-10
申请号：CN202411459516.2
申请日：2024-10-18
Applicant: 厦门紫光展锐科技有限公司
IPC: G06F15/177 , G06F11/07 , G11C7/20
Abstract: 本申请实施例提供存储卡的初始化方法、装置、设备、介质、及程序产品。该方法应用于终端设备，终端设备中设置有片上系统SOC芯片和卡托，SOC芯片中设置有检测引脚，检测引脚与卡托连接；卡托用于插设存储卡。该方法包括：获取检测引脚的电平状态；根据电平状态，确定检测引脚是否故障；在检测引脚故障的情况下，通过扫卡函数对存储卡进行初始化处理。本申请实施例的方法，无需更换检测引脚，在检测引脚故障的情况下，可以直接对存储卡进行初始化处理，降低了成本。
-
公开(公告)号：CN118430599B
公开(公告)日：2024-10-29
申请号：CN202410894082.2
申请日：2024-07-04
Applicant: 中茵微电子(南京)有限公司
Abstract: 本发明公开了一种基于二分法在LPDDR5写训练中的应用方法及系统。用于确定正确读写下DQ delay的左右边界值区间。开始确定初始的DQ delay后，后推2个ui获得目标区间。基于目标区间，通过类二次函数进行第一第二区间的获取，基于二分法对第一第二区间进行截取更新，以逼近左边界值与右边界值，本方案将写训练时间缩短到了原来的1/10，使训练速度大幅提升，缩短了寻找delay区间的时间。
-
公开(公告)号：CN114822624B
公开(公告)日：2024-05-03
申请号：CN202210562822.3
申请日：2022-05-23
Applicant: 长鑫存储技术有限公司
Inventor： 谷银川
Abstract: 本申请提供一种计数器电路，包括：加法模块、减法模块和多个控制模块；加法模块，包括对应二进制位的多级计数模块；每级计数模块，用于根据加数信号和本级当前输出的本位值，获得进位信号和本次本位值；向下一级计数模块输出进位信号，以及响应于第一时钟锁存本次本位值，响应于第二时钟向计数模块的输出端输出本次本位值；减法模块，与多级计数模块连接，用于根据当前的加计数结果和减数信号，计算获得当前的减计数结果；以及，响应于第一刷新指令，输出减计数结果；多个控制模块与多级计数模块一一对应，用于响应于第二刷新指令，向对应的计数模块输出减计数结果的对应位，作为该计数模块当前输出的本位值。本方案能够实现加减计数功能。
-
公开(公告)号：CN117672282A
公开(公告)日：2024-03-08
申请号：CN202311051153.4
申请日：2023-08-21
Applicant: 三星电子株式会社
Abstract: 提供了一种电子装置及其操作方法以及存储器装置。电子装置包括：系统芯片，其输出写时钟和写数据信号；以及存储器装置，其基于写时钟接收写数据信号并且输出频率不同于写时钟的频率的读数据信号和数据选通信号。该存储器装置还包括第一间隔振荡器、第二间隔振荡器和温度传感器。电子装置在电子装置的初始化中执行第一训练并且在初始化之后的操作中执行第二训练。存储器装置在第二训练中在间隔振荡器的操作期间执行计数操作，并且参考存储器装置的温度信息校正最终计数值。
-
公开(公告)号：CN110463042B
公开(公告)日：2024-01-26
申请号：CN201880020393.9
申请日：2018-03-21
Applicant: 赛灵思公司
IPC: H03K19/17728 , H03K19/17784 , H03K19/17736 , G11C5/14 , G11C7/06 , G11C7/10 , G11C7/20
Abstract: 本文描述了一种能够实现电路选择的集成电路。所述集成电路包括：提供预定功能的多个冗余电路(512，514)；电压传感器(212)，其被耦接以接收参考电压；以及选择电路(503)，其耦接到电压传感器和参考电压，其中，所述选择电路基于参考电压的检测到的电压来选择要在集成电路中实现的所述多个冗余电路中的一个。本文还描述了一种能够实现电路选择的方法。(56)对比文件JP 2005234976 A,2005.09.02JP H09200014 A,1997.07.31US 2002130643 A1,2002.09.19US 2013169350 A1,2013.07.04
-
公开(公告)号：CN117334231A
公开(公告)日：2024-01-02
申请号：CN202210726636.9
申请日：2022-06-23
Applicant: 长鑫存储技术有限公司
Inventor： 林峰
IPC: G11C7/20 , G11C7/22 , G11C11/4072 , G11C11/4091 , G11C11/4093
Abstract: 本公开实施例提供一种数据接收电路、数据接收系统以及存储装置，数据接收电路包括：第一放大模块，被配置为接收数据信号、第一参考信号和第二参考信号，对数据信号和第一参考信号进行第一比较并输出第一信号对，对数据信号和第二参考信号进行第二比较并输出第二信号对；决策均衡使能模块，被配置为接收使能信号和反馈信号并输出控制信号，使能信号具有第一电平值期间，控制信号电平值随反馈信号电平值变化而变化，使能信号具有第二电平值期间，控制信号电平值为固定值；第二放大模块，被配置为基于控制信号接收第一信号对或第二信号对，并输出第一输出信号和第二输出信号。本公开实施例至少有利于在提高数据接收电路的接收性能的同时降低其功耗。
-
公开(公告)号：CN110692100B
公开(公告)日：2023-09-08
申请号：CN201880035222.3
申请日：2018-06-04
Applicant: ARM有限公司
Inventor： 乔尔·桑顿·艾比 , 姆迪特·巴尔加瓦 , 艾伦·杰里米·贝克尔
Abstract: 本技术通常涉及用于存储器设备的操作的方法、系统和设备。在一个方面，可以将存储器阵列的部分的位位置置于第一值状态。可以确定在位位置置于第一值状态之后要写入位位置的值。然后，将位位置中所选择的位位置处的值从第一值状态改变为第二值状态，同时将位位置中其余未选择的位位置保持在第一值状态中，使得这些位位置存储或表示被确定要写入位位置的值。
-
公开(公告)号：CN116543810A
公开(公告)日：2023-08-04
申请号：CN202310513771.X
申请日：2017-08-22
Applicant: 合肥睿科微电子有限公司
Abstract: 本发明公开用于初始化电阻式存储装置的方法和装置。该方法中，在电阻式随机存取存储单元的金属氧化物材料上施加第一电压以形成初始细丝，第一电压在限流成形操作中施加在金属氧化物材料上；以及执行多个循环以调节初始细丝，每个循环包括：执行一系列第一操作，以在金属氧化物材料上施加具有第一极性的第二电压，第一操作是使用前设置操作；执行一系列第二操作，以在金属氧化物材料上施加具有第二极性的第三电压，第二操作是使用前重置操作；验证第一或第二操作中的至少一个；以及当第一或第二操作中的至少一种失败时，执行附加循环以调节初始细丝，限流成形操作、使用前设置操作和使用前重置操作在电阻式随机存取存储单元的第一次使用之前执行。
-
公开(公告)号：CN116052737A
公开(公告)日：2023-05-02
申请号：CN202310311820.1
申请日：2023-03-28
Applicant: 长鑫存储技术有限公司
Inventor： 王子健
Abstract: 本公开实施例提供一种列控制电路以及存储装置。列控制电路包括延迟控制电路和控制信号产生电路。延迟控制电路接收列选择起始信号，生成并输出列选择终止信号，列选择终止信号相对于列选择起始信号具有第一延迟量；控制信号产生电路接收列选择起始信号、列选择终止信号以及目标存储体组选择信号，生成并输出目标列选择起始信号、目标列选择窗口信号以及目标列选择终止信号；目标列选择窗口信号相对于列选择起始信号具有第二延迟量，第二延迟量小于或等于第一延迟量，目标列选择窗口信号的有效时长大于或等于目标存储体组选择信号的有效时长。
-
公开(公告)号：CN116030853A
公开(公告)日：2023-04-28
申请号：CN202310311823.5
申请日：2023-03-28
Applicant: 长鑫存储技术有限公司
Inventor： 王子健
Abstract: 本公开实施例提供一种列控制电路以及存储装置。列控制电路包括延迟控制电路和控制信号产生电路。延迟控制电路接收列选择起始信号并进行延迟处理，以输出列选择终止信号和复位信号。控制信号产生电路接收列选择起始信号、复位信号、列选择终止信号以及目标存储体组选择信号，并输出目标列选择起始信号、目标列选择终止信号以及目标列选择窗口信号。其中，从目标列选择起始信号处于有效状态的起始时刻直至复位信号有效之前，目标列选择窗口信号均为有效状态，目标列选择窗口信号的有效时长大于或等于目标存储体组选择信号的有效时长。
