-
公开(公告)号：CN107179881A
公开(公告)日：2017-09-19
申请号：CN201610918254.0
申请日：2016-10-21
Applicant: 联发科技股份有限公司
CPC classification number: G11C11/4076 , G06F13/1689 , G11C7/04 , G11C7/1006 , G11C7/1045 , G11C7/1051 , G11C7/1066 , G11C7/1078 , G11C7/22 , G11C7/227 , G11C8/04 , G11C11/409 , G11C29/022 , G11C29/023 , G11C29/025 , G11C29/028 , G11C2207/2254 , G06F3/0614 , G06F3/0662 , G06F13/1668
Abstract: 本发明提供一种存储系统控制方法及相关存储装置。存储系统包含存储装置；以及存储控制器，耦接于存储装置，用于控制存储装置，其中在满足条件后，存储控制器执行重试操作，以补偿发送自存储装置的数据选通信号的偏移直至存储系统进入正常操作模式。本发明的存储系统控制方法及相关存储装置可自存储装置正确读取数据。
-
公开(公告)号：CN102044296B
公开(公告)日：2016-08-24
申请号：CN201010526227.1
申请日：2010-10-13
Applicant: ST微电子(鲁塞)有限公司
Inventor： 弗朗索瓦·塔耶特
Abstract: 本发明提供一种使用串行协议的存储器及对应的寻址方法。该存储器包括：物理存储板(PMP)，包括沿第一方向延伸的m条第一物理线(RGP1i)和沿第二方向延伸的n条第二物理线(RGP2j)；接收装置，用于接收指示矩阵逻辑存储板(PML)的第一逻辑线(RG1i)和第二逻辑线(RG2j)的逻辑地址(ADR)，具有沿第一方向延伸的2p条第一逻辑线和沿第二方向延伸的2q条第二逻辑线，其中m和n均不同于2的幂，m是2k的倍数，k小于或等于p，并且m与n的乘积等于2p+q之上的最近整数，并且该存储器包括：用于对物理存储板(PMP)寻址的装置，被配置为基于所接收的逻辑地址的内容和该逻辑地址的一部分内容由m/2k除的欧几里得除法的余数来对第一物理线和仅第二物理线的一部分寻址。
-
公开(公告)号：CN105224480A
公开(公告)日：2016-01-06
申请号：CN201410565843.6
申请日：2014-10-22
Applicant: 旺宏电子股份有限公司
IPC: G06F13/16
CPC classification number: G06F3/0611 , G06F3/0659 , G06F3/0679 , G06F12/0246 , G06F13/1668 , G06F2212/1016 , G11C8/04 , G11C8/18
Abstract: 本发明公开了一种用于响应于读取要求的存取存储器装置的方法和装置，包括响应于一第一要求，利用该存储器装置的一指令协议构成一第一读取序列。该第一读取序列包括一脚本和一起始实体地址。在接收到一第二要求时，该方法根据该存储器装置的该指令协议判定一第二读取序列的一起始实体地址。若该第二读取序列的该起始实体地址是接续于该第一读取序列的一结尾实体地址，则该方法利用不具一脚本的指令协议构成第二读取序列，否则利用具一读取指令的指令协议构成第二读取序列。
-
公开(公告)号：CN103069717A
公开(公告)日：2013-04-24
申请号：CN201180038709.5
申请日：2011-07-15
Applicant: 株式会社半导体能源研究所
Inventor： 小山润
IPC: H03K19/00 , H01L21/822 , H01L21/8234 , H01L27/04 , H01L27/06 , H01L27/088 , H01L27/10 , H01L29/786
CPC classification number: H03K3/012 , G11C5/147 , G11C8/04 , H01L21/823412 , H01L21/8258 , H01L27/0629 , H01L27/088 , H01L27/1225 , H01L29/045 , H01L29/7869 , H01L29/78693 , H03K3/0372 , H03K3/0375 , H03K19/0008
Abstract: 降低半导体集成电路的耗电量，并降低半导体集成电路中的工作延迟。包括在存储电路中的多个时序电路分别包括：晶体管，该晶体管的沟道形成区使用氧化物半导体形成；以及电容器，该电容器的一个电极电连接到当所述晶体管截止时成为浮动状态的节点。通过将氧化物半导体用于晶体管的沟道形成区，可以实现断态电流（泄漏电流）极小的晶体管。因此，通过在不向存储电路供应电源电压的期间中使该晶体管截止，可以将该期间中的与电容器的一个电极电连接的节点的电位保持为恒定或大致恒定。结果，可以实现上述目的。
-
公开(公告)号：CN101506895B
公开(公告)日：2012-06-27
申请号：CN200780031340.9
申请日：2007-08-22
Applicant: 莫塞德技术公司
CPC classification number: G11C7/1042 , G11C7/10 , G11C7/1072 , G11C7/1078 , G11C7/20 , G11C8/04 , G11C16/0483
Abstract: 存储器系统体系结构具有串联的存储器设备。存储器系统为可扩缩的，以包括任意数量的存储器设备，而没有任何性能下降或者复杂的重新设计。每一个存储器设备具有串行的输入/输出接口，用于在其他存储器设备和存储器控制器之间通信。存储器控制器以至少一个位流来发布命令，其中该位流遵循模块化命令协议。该命令包括具有可选的地址信息和设备地址的操作码，使得仅有所寻址的存储器设备对命令起作用。与每个输出数据流和输入命令数据流并行地分别提供分离的数据输出选通和命令输入选通信号，用于识别数据的类型和数据的长度。模块化命令协议被用于在每一存储器设备中执行并发的操作以进一步提高性能。
-
Patent Agency Ranking
公开(公告)号：CN101147396B
公开(公告)日：2011-12-14
申请号：CN200680009000.1
申请日：2006-03-15
Applicant: 皇家飞利浦电子股份有限公司
CPC classification number: G11C8/04 , G06T1/60 , H04N19/426 , H04N19/433
Abstract: 本发明涉及特别适用于数据处理设备(700)的数据缓存设备(600)，其以曲折方式顺序提供数据结构的二维阵列。数据缓存设备(600)包含具有数个存储单元和缓存控制单元的循环缓存存储器，其用于以周期性的方式为当前输入的数据结构的索引对分配指针值集合中的写指针值。一个写指针分配周期包括：—第一写指针分配阶段，期间第一索引以所述第一曲折方向逐步遍历第一索引值集合，所述写指针以所述指针值集合中定义的第一旋转方向逐步遍历指针值，—第二写指针分配阶段，期间所述第一索引值以所述第二曲折方向逐步遍历所述第一索引值集合，所述写指针以所述第一旋转方向逐步遍历指针值，—第三写指针分配阶段，期间所述第一索引以所述第一曲折方向逐步遍历所述第一索引值集合，所述写指针以和所述第一旋转方向相反的第二旋转方向逐步遍历指针值，以及—第四写指针分配阶段，期间所述第一索引值以所述第二曲折方向逐步遍历所述第一索引值集合，所述写指针以所述第二旋转方向逐步遍历指针值。本发明在视频处理领域尤其有益，其中运动估算器以曲折方式提供运动向量的二维阵列，由具有非曲折扫描顺序的运动补偿器使用。
-
公开(公告)号：CN101375291A
公开(公告)日：2009-02-25
申请号：CN200780003200.0
申请日：2007-01-16
Applicant: 精工爱普生株式会社
Inventor： 朝内升
CPC classification number: G11C8/04 , G06F21/79 , G06F2221/2101 , G11C7/1006
Abstract: 半导体存储设备(10)包括具有EEPROM阵列(101)和掩膜ROM阵列(102)的存储阵列。在EEPROM阵列(101)的起始3个地址存储用于识别各个半导体存储设备的识别信息。在EEPROM阵列(101)的第9个地址～第16个地址中存储与墨水量有关的8比特数据。在EEPROM阵列(101)的第17个地址～第24个地址具有存储了在一定条件下可改写的8比特的使用历史信息的使用历史信息存储区域。
-
公开(公告)号：CN1285077C
公开(公告)日：2006-11-15
申请号：CN98125593.0
申请日：1998-12-17
Applicant: 西门子公司
Inventor： 卡尔·P·普费弗
IPC: G11C8/00
CPC classification number: G11C8/04 , G11C7/1018 , G11C7/1072
Abstract: 一种电子存储器器件，包括一个具有被安置成多个单位的多个存储器单位的存储器阵列。每个单位被分成只包括偶数编址存储器单位的第一部分和只包括奇数编址存储器单位的第二部分，一个列译码器和一个行译码器被耦合到所述存储器阵列上，用于选择多个存储器单位的一些。一个读出放大器被耦合到所述存储器阵列上，用于执行从/向被选择的存储器单位读出/写入操作。一个地址线被分割，用于将所述被分割的地址加到所述偶数和奇数编址的存储器单位上。
-
公开(公告)号：CN1256784A
公开(公告)日：2000-06-14
申请号：CN99800133.3
申请日：1999-02-16
Applicant: 索尼公司
IPC: G11C8/04
CPC classification number: G11C7/1075 , G11C7/1018 , G11C8/04 , H04N5/21 , H04N5/907 , H04N7/012
Abstract: 提供了一种用于相继存储顺序图像数据、并输出所存储的图像数据的存储装置。该存储装置包括存储单元,包括N个存储器块,每个存储器块可单独使用;写地址发生器,用于产生要向存储单元写入的写地址信号;及读地址发生器,用于产生要从存储单元读取的读地址信号。该存储装置还包括控制器,用于控制写地址信号和读地址信号,使得以存储器块为单位对每个图像数据的每个写和读的开始地址进行移位,并且不对相同的存储器块同时执行写和读操作,每个图像数据的尺寸等效于M个块中的一个(M
-
公开(公告)号：CN1231479A
公开(公告)日：1999-10-13
申请号：CN98125593.0
申请日：1998-12-17
Applicant: 西门子公司
Inventor： 卡尔·P·普费弗
IPC: G11C8/00
CPC classification number: G11C8/04 , G11C7/1018 , G11C7/1072
Abstract: 一种电子存储器器件,包括一个具有被安置成多个单位的多个存储器单位的存储器阵列。每个单位被分成只包括偶数编址存储器单位的第一部分和只包括奇数编址存储器单位的第二部分,一个列译码器和一个行译码器被耦合到所述存储器阵列上,用于选择多个存储器单位的一些。一个读出放大器被耦合到所述存储器阵列上,用于执行从/向被选择的存储器单位读出/写入操作。一个地址线被分割,用于将所述被分割的地址加到所述偶数和奇数编址的存储器单位上。
-
-
-
-
-
-
-
-
-
Search Results
76
records
(took 0.027 seconds)
