公开(公告)号：CN107544924B

公开(公告)日：2019-07-05

申请号：CN201710479973.1

申请日：2017-06-22

申请人： 联发科技股份有限公司

发明人： 刘佳宪 ,  黄祥毅

IPC分类号： G06F13/16 ,  G06F13/20

CPC分类号： G06F13/1689 ,  G06F13/4068 ,  G11C7/10 ,  G11C7/22 ,  Y02D10/14 ,  Y02D10/151

摘要： 本发明提供一种集成电路芯片、电子装置与存储器存取方法，该集成电路芯片包含：接口电路，用于将该集成电路芯片连接到多个总线，该多个总线耦接该集成电路芯片与存储芯片，以驱动传输到该存储芯片的信号到该多个总线，且接收从该存储芯片传输到该多个总线上的信号；以及控制电路，用于控制该接口电路，以传输信息信号给该存储芯片来告知命令信号与数据信号的传输速率的比例变化，根据该比例变化配置该接口电路，并让该接口电路在一个时间根据该比例变化开始传输/接收信号。本发明的集成电路芯片、电子装置与存储器存取方法能够更加高速稳定地对存储器进行存取。

公开(公告)号：CN105164635B

公开(公告)日：2019-06-14

申请号：CN201480024473.3

申请日：2014-05-27

申请人： 英特尔公司

发明人： D·J·拉格兰 ,  C·E·萨勒斯基 ,  R·P·曼戈尔德 ,  C·L·伊 ,  P·Y·阿勒卡尔 ,  K·萨瑟恩

IPC分类号： G06F9/305 ,  G06F13/14

CPC分类号： G06F3/0634 ,  G06F3/061 ,  G06F3/0616 ,  G06F3/0619 ,  G06F3/0632 ,  G06F3/0679 ,  G06F13/1689 ,  G06F13/385 ,  G06F2206/1008 ,  Y02D10/14 ,  Y02D10/151

摘要： 描述了与针对固态存储设备在运行中的性能调整技术相关的方法和装置。在一个实施例中，控制器逻辑控制对一个或多个非易失性存储器设备的访问。控制器逻辑引起以下中的一个或多个的操作频率的改变：控制器逻辑、将一个或多个非易失性存储器设备耦合到控制器逻辑的总线、以及一个或多个非易失性存储器设备中的一个或多个。此外，控制器逻辑能够响应于命令而引起操作频率的改变。此外，对功率限度进行改变，使得基于系统能力来缩放固态存储设备的性能成为可能。也公开和声明了其它实施例。

公开(公告)号：CN109390024A

公开(公告)日：2019-02-26

申请号：CN201810641833.4

申请日：2018-06-21

申请人： 三星电子株式会社

发明人： 郑源主 ,  李将雨 ,  郑秉勋 ,  任政燉

IPC分类号： G11C29/02 ,  G11C29/50

CPC分类号： G06F3/0632 ,  G06F3/0604 ,  G06F3/0659 ,  G06F3/0673 ,  G06F13/1689 ,  G11C29/028 ,  G11C29/50012

摘要： 一种存储器装置，包含配置为检查信号传输路径的状态的路径状态检查电路，每个信号传输路径包含存储器装置的数据传输路径和时钟传输路径。路径状态检查电路包含采样电路和管理电路，该采样电路配置为通过使用已经通过数据传输路径的模式数据和已经通过时钟传输路径的时钟信号来进行采样操作并产生采样数据，该管理电路配置为产生采样数据与模式数据的比较，并且基于比较的结果来管理指示是否要进行存储器装置的重新训练操作的检查结果信息。

公开(公告)号：CN108959133A

公开(公告)日：2018-12-07

申请号：CN201710362469.3

申请日：2017-05-22

申请人： 扬智科技股份有限公司

发明人： 李建新 ,  于冬娥 ,  李汉军

IPC分类号： G06F13/16 ,  H04N7/01

CPC分类号： G06F13/4068 ,  G06F13/1689 ,  H04N5/38 ,  H04N7/01 ,  H04N7/04 ,  G06F13/1663 ,  G06F13/1668

摘要： 本发明提出一种可共用存储器的电路结构，包括第一挥发性存储器、系统芯片及信号处理芯片。系统芯片通过第一连接接口连接第一挥发性存储器。信号处理芯片通过第二连接接口连接系统芯片。第一连接接口的接口规格不同于第二连接接口的接口规格。系统芯片中设置有存储器控制器，其连接第一连接接口与第二连接接口。在信号处理芯片运作时，信号处理芯片通过第二连接接口传送第一存取指令至存储器控制器，存储器控制器根据第一存取指令通过第一连接接口存取第一挥发性存储器并通过第二连接接口传送第一存取指令的存取结果至信号处理芯片。此外，本发明也提出一种数字视频转换装置，可提升挥发性存储器的使用效率。

公开(公告)号：CN108694964A

公开(公告)日：2018-10-23

申请号：CN201711436319.9

申请日：2017-12-26

申请人： 爱思开海力士有限公司

发明人： 张采圭

IPC分类号： G11C7/10 ,  G11C7/22

CPC分类号： G06F13/1689 ,  G06F13/1657 ,  G06F13/1673 ,  G11C7/1048 ,  G11C7/22

摘要： 本发明涉及一种数据存储装置，其可包括：第一存储器装置和第二存储器装置，适于共享输入时钟信号线和至少一个I/O信号线；以及控制器，适于同时启用第一存储器装置和第二存储器装置，并且通过将输入时钟信号传输到输入时钟信号线并将与输入时钟信号同步的输入信号传输到I/O信号线来控制第一存储器装置和第二存储器装置。

公开(公告)号：CN104239243B

公开(公告)日：2018-08-07

申请号：CN201410246991.1

申请日：2014-06-05

申请人： 索尼公司

发明人： 足立直大 ,  柴原祯之 ,  藤波靖

IPC分类号： G06F13/14

CPC分类号： G06F11/1048 ,  G05B13/02 ,  G06F11/07 ,  G06F11/0703 ,  G06F11/073 ,  G06F11/0745 ,  G06F11/0793 ,  G06F11/1008 ,  G06F13/1689 ,  H03M13/353

摘要： 本发明公开了接口控制电路、存储系统和控制接口控制电路的方法。该接口控制电路包括:误差检测单元、误差校正单元、以及调整控制单元。误差检测单元被配置为检测在经由接口传输的误差校正编码数据中是否发生了误差。误差校正单元被配置为在发生误差时执行校正误差的误差校正处理。调整控制单元被配置为在发生误差时开始调整接口的传输特性的调整处理。

公开(公告)号：CN108205505A

公开(公告)日：2018-06-26

申请号：CN201710818162.X

申请日：2017-09-12

申请人： 桑迪士克科技有限责任公司

发明人： S.阿赫滕伯格 ,  E.沙伦 ,  R.扎米尔 ,  A.沙哈拉巴尼

IPC分类号： G06F13/16 ,  G06F3/06

CPC分类号： G06F13/1689 ,  G06F3/0604 ,  G06F3/0619 ,  G06F3/0629 ,  G06F3/064 ,  G06F3/0658 ,  G06F3/0679 ,  G06F11/1048 ,  G06F11/1068 ,  G06F13/1673 ,  G06F13/4068 ,  G11C29/022 ,  G11C29/023 ,  G11C29/028 ,  G11C29/52 ,  G11C2029/0409 ,  H03M13/1105 ,  H03M13/1108 ,  H03M13/1111 ,  H03M13/1515 ,  H03M13/152 ,  H03M13/2957 ,  H03M13/353 ,  H03M13/3707 ,  H03M13/3715 ,  H03M13/3738 ,  H03M13/6337 ,  G06F13/1668 ,  G06F3/0613

摘要： 在例示性示例中，设备包括存储器和控制器，所述控制器被耦合到存储器并且被配置为使用至少第一通道和第二通道与存储器通信。控制器包括误比特率(BER)估计器，被配置为估计与第一通道相对应的第一BER和与第二通道相对应的第二BER。控制器还包括吞吐量平衡器，被配置为基于第一BER和第二BER确定是否调整第一通道的第一时钟速率和第二通道的第二时钟速率中的至少一个。

公开(公告)号：CN108197045A

公开(公告)日：2018-06-22

申请号：CN201710091563.X

申请日：2017-02-20

申请人： 三星电子株式会社

发明人： 吴知训 ,  朴相勋 ,  崔珍镐 ,  崔钟伦 ,  金大路

IPC分类号： G06F13/16

CPC分类号： G06F13/1689 ,  G06F13/16 ,  G11C7/1093 ,  G06F13/1668

摘要： 公开一种接收差分数据选通信号的存储器控制器及存储器系统。所述存储器控制器包括：选通信号接收器，被配置为从存储器装置接收第一选通信号和第二选通信号作为差分数据选通信号并基于第一选通信号和第二选通信号中的每一个的电平来输出第一检测信号；比较器，被配置为接收第二选通信号和参考电压并将第二选通信号的电平与参考电压的电平进行比较，以输出第二检测信号；门信号产生器，被配置为使用第一检测信号和第二检测信号来产生遮蔽与差分数据选通信号对应的时间段的部分的门信号。

公开(公告)号：CN104715786B

公开(公告)日：2018-05-22

申请号：CN201410782165.9

申请日：2014-12-16

申请人： 联发科技股份有限公司

发明人： 陈尚斌 ,  谢博伟

IPC分类号： G11C7/22 ,  G11C7/10

CPC分类号： G11C7/109 ,  G06F13/1689 ,  G11C5/063 ,  G11C7/1057 ,  G11C7/1084 ,  G11C29/022 ,  G11C29/028 ,  H03K19/018557 ,  H04L25/0278 ,  H04L25/0298

摘要： 本发明提供执行电子装置中存储器界面校准的方法以及相关装置。执行电子装置中存储器界面校准的方法应用于电子装置的存储器控制器中，包含有：控制该储器控制器的数字端上的信号以在多个电平之间切换，其中数字端耦接于电子装置的存储器；以及检测该信号，将该信号的逻辑状态校准为与多个电平中的一个电平对应。上述执行电子装置中存储器界面校准的方法以及相关装置能够提高电子装置内部组件的灵活性，并且保证电子装置的性能。

公开(公告)号：CN107710184A

公开(公告)日：2018-02-16

申请号：CN201680039582.1

申请日：2016-07-14

申请人： 密克罗奇普技术公司

发明人： 凯文·基尔策 ,  S·拉马纳坦 ,  S·K·拉贾拉曼 ,  贾斯廷·米尔克斯

IPC分类号： G06F13/42

CPC分类号： G06F13/102 ,  G06F13/1673 ,  G06F13/1689 ,  G06F13/4068 ,  G06F13/4282 ,  G06F13/4291

摘要： 本发明揭示了一种同步串行外围装置，其具有与数据输出线耦合的发射单元及与时钟线耦合的时钟单元。所述串行外围装置发射最少单个发射，其中在第一操作模式中，所述发射单元及所述时钟单元可配置以执行具有可被定义为介于一(1)位与八(8)位之间的数据长度的数据发射。