-
公开(公告)号：CN101507171A
公开(公告)日：2009-08-12
申请号：CN200780025545.6
申请日：2007-07-01
申请人： 普罗维根特有限公司
CPC分类号： H04L1/005 , H03M13/1102 , H03M13/2975 , H03M13/3753 , H03M13/6337 , H04L1/0003 , H04L1/0009 , H04L1/0052 , H04L1/0057 , H04L1/203
摘要： 一种用于通信的方法，包括通过通信链路(20)接收已使用前向纠错(FEC)码编码的数据。使用迭代解码过程解码所编码的数据，这产生度量。响应于所述度量评估所述通信链路的状况。
-
公开(公告)号：CN1938955A
公开(公告)日：2007-03-28
申请号：CN200480042499.7
申请日：2004-03-22
申请人： 松下电器产业株式会社
发明人： 亚历山大·戈利奇克埃德勒冯艾尔布沃特 , 克罗斯琴·温格特
IPC分类号： H03M13/29
CPC分类号： H03M13/3905 , H03M13/2957 , H03M13/3961 , H03M13/6337
摘要： 本发明涉及一种译码至少一个码字的方法，其中所述至少一个码字由编码器生成，其包括提供可由栅格图中的分支转移集合表示的码的结构。此外，本发明提供相应译码器以及采用该译码器的通信网络中的移动台和基站。此外，提供包括该基站和移动台的通信系统。为了减少译码处理中错误信息的影响，本发明建议在极大后验(MAP)算法或最大对数MAP算法的前向和反向递归中，仅使用可靠信息的集合。
-
公开(公告)号：CN1489829A
公开(公告)日：2004-04-14
申请号：CN02802978.X
申请日：2002-09-03
申请人： 索尼株式会社
CPC分类号： H04L1/0068 , H03M13/253 , H03M13/35 , H03M13/3905 , H03M13/6337 , H03M13/6362 , H04L1/0055 , H04L1/006 , H04L1/0066 , H04L1/0071
摘要： 在此提供一种高性能解码处理，其使得设计的自由度大大增加。数据发送和接收系统的发送装置(10)包括转换器(110、111和112)、乘法器(120、121和122)、加法器(130和131)以及发送单元14。转换器(110、111和112)把信息位序列b(0)、b(1)和b(2)分别转换为编码序列x(0)、x(1)和x(2)。乘法器(120、121和122)分别把该编码序列x(0)、x(1)和x(2)乘以常数a(0)、a(1)和a(2)。加法器(130)把对于各个元素由乘法器(120、121)所产生的常数倍乘编码序列a(0)x(0)和a(1)x(1)相加。加法器(131)把由加法器(130)所产生的求和编码序列a(0)x(0)+a(1)x(1)与由乘法器(122)所产生的常数倍乘编码序列a(2)x(2)相加。发送单元14把由加法器(131)所产生的一个求和编码序列g发送到外部装置，作为发送信号g’。
-
公开(公告)号：CN1151669A
公开(公告)日：1997-06-11
申请号：CN96112517.9
申请日：1996-09-02
申请人： 冲电气工业株式会社
IPC分类号： H04Q7/20
CPC分类号： H04L1/08 , H03M13/3776 , H03M13/3955 , H03M13/4107 , H03M13/4146 , H03M13/4176 , H03M13/6337 , H03M13/6502 , H04L1/0046 , H04L1/0054 , H04L1/0059 , H04L1/0061
摘要： 不变更发送机侧的规格，有效地判决包含卷积码的多种速率的信号，得到有效的译码比特。在ACS电路中依次求接收信号量度值后相加，比较其结果的路径量度，选择最可靠的路径。进而由M舍弃电路30比较结果的路径量度，舍弃不可靠的路径。较可靠路径的路径量度存入量度存储器，再供给ACS电路实行网格跟踪。反复进行该处理，M舍弃电路30最终选择M条(M＜N)路径供给判决电路50，把幸存路径存入路径存储器。判决电路50选择值最小的量度，读出并反向跟踪该路径，从输出端70输出译码比特。
-
公开(公告)号：CN103038829A
公开(公告)日：2013-04-10
申请号：CN201180027124.3
申请日：2011-05-16
申请人： 格林莱恩特有限责任公司
发明人： S.阿亚
IPC分类号： G11C7/10
CPC分类号： H03M13/3715 , G06F11/1048 , H03M13/1515 , H03M13/152 , H03M13/6337
摘要： 一种用于非易失性存储器存储数据位和纠错检错（“ECC”）位的输出缓冲电路。该输出缓冲电路包括用于接收所述数据位和所述ECC位以确定是否需要对所述数据位进行纠正的ECC电路。所述ECC电路将所述数据位供应为其输出，并且生成纠正信号。ECC电路接收所述数据位和所述ECC位，并生成已纠正数据位。输出缓冲电路还具有三个或更多个存储电路，其具有输入/输出端口。总线连接到存储电路，并在每个存储电路之间，非易失性存储器与存储电路之间供应数据位，并且供应数据位作为输出缓冲电路的输出。开关电路与用于接收所述数据位的每个存储电路相关联；并且所述存储位被输出到所述存储电路。
-
公开(公告)号：CN101517954B
公开(公告)日：2013-03-06
申请号：CN200780034827.2
申请日：2007-09-21
申请人： 日本电气株式会社
发明人： 佐佐木英作
CPC分类号： B23B5/166 , H03M13/1128 , H03M13/2975 , H03M13/353 , H03M13/6337 , Y10T29/49748 , Y10T29/51 , Y10T409/304256
摘要： 纠错解码器(101)判定在预定的纠错计算过程中被执行的重复解码的次数并且将所确定的重复解码次数输出给平均化电路(102)。平均化电路(102)计算由纠错解码器(101)输出的重复解码次数的平均值，并且将重复解码次数的平均值输出给比较器(103)。比较器(103)判定重复解码次数的平均值是否大于预定阈值。当判定平均值大于预定阈值时，比较器(103)判定切换信道的条件已满足，并且之后将信道切换信号输出给信道切换电路(405)。因此，在使用将被重复解码的高编码增益码的无线通信系统中，信道切换信号可以根据适当的条件被输出而不增加电路数。
-
公开(公告)号：CN101517954A
公开(公告)日：2009-08-26
申请号：CN200780034827.2
申请日：2007-09-21
申请人： 日本电气株式会社
发明人： 佐佐木英作
CPC分类号： B23B5/166 , H03M13/1128 , H03M13/2975 , H03M13/353 , H03M13/6337 , Y10T29/49748 , Y10T29/51 , Y10T409/304256
摘要： 纠错解码器(101)判定在预定的纠错计算过程中被执行的重复解码的次数并且将所确定的重复解码次数输出给平均化电路(102)。平均化电路(102)计算由纠错解码器(101)输出的重复解码次数的平均值，并且将重复解码次数的平均值输出给比较器(103)。比较器(103)判定重复解码次数的平均值是否大于预定阈值。当判定平均值大于预定阈值时，比较器(103)判定切换信道的条件已满足，并且之后将信道切换信号输出给信道切换电路(405)。因此，在使用将被重复解码的高编码增益码的无线通信系统中，信道切换信号可以根据适当的条件被输出而不增加电路数。
-
公开(公告)号：CN1295884C
公开(公告)日：2007-01-17
申请号：CN02802978.X
申请日：2002-09-03
申请人： 索尼株式会社
CPC分类号： H04L1/0068 , H03M13/253 , H03M13/35 , H03M13/3905 , H03M13/6337 , H03M13/6362 , H04L1/0055 , H04L1/006 , H04L1/0066 , H04L1/0071
摘要： 在此提供一种高性能解码处理，其使得设计的自由度大大增加。数据发送和接收系统的发送装置(10)包括转换器(110、111和112)、乘法器(120、121和122)、加法器(130和131)以及发送单元14。转换器(110、111和112)把信息位序列b(0)、b(1)和b(2)分别转换为编码序列x(0)、x(1)和x(2)。乘法器(120、121和122)分别把该编码序列x(0)、x(1)和x(2)乘以常数a(0)、a(1)和a(2)。加法器(130)把对于各个元素由乘法器(120、121)所产生的常数倍乘编码序列a(0)x(0)和a(1)x(1)相加。加法器(131)把由加法器(130)所产生的求和编码序列a(0)x(0)+a(1)x(1)与由乘法器(122)所产生的常数倍乘编码序列a(2)x(2)相加。发送单元14把由加法器(131)所产生的一个求和编码序列g发送到外部装置，作为发送信号g’。
-
公开(公告)号：CN1539204A
公开(公告)日：2004-10-20
申请号：CN02815593.9
申请日：2002-06-26
申请人： 高通股份有限公司
CPC分类号： H03M13/3905 , H03M13/2957 , H03M13/2975 , H03M13/3707 , H03M13/3776 , H03M13/3911 , H03M13/6337 , H03M13/6577 , H03M13/658
摘要： 当要被解码的码段中的位的标度信息未知时，改善Turbo解码器的性能的技术。形成多个用于该码段的假设，每个假设对应于用于解码该码段的一组一个或多个参数的一个或多个特定的值。对于MAP解码方案，这些参数可为用于在解码之前标度位的标度因数和/或用于估计MAP解码的函数(例如min*)的标度。该码段基于MAP解码方案并按照每个假设被解码。基于一个或多个性能度量确定每个假设的解码结果的质量。最佳假设的解码比特被提供作为Turbo解码器的输出。
-
公开(公告)号：CN1413403A
公开(公告)日：2003-04-23
申请号：CN00812594.5
申请日：2000-05-15
申请人： 高通股份有限公司
发明人： 林福云 , N·T·辛迪胡沙雅纳 , E·A·S·埃斯特韦斯
IPC分类号： H04L25/02
CPC分类号： H03M13/6337 , H03M13/2957 , H03M13/658 , H04L1/20
摘要： 一种电信接收器系统，用于对具有数据信号分量和导频信号分量的所接收合成信号正确解码。接收器系统包括用于接收合成信号并由此提取导频信号和数据信号的第一电路。第二电路根据导频信号计算作为信道估计值的函数的对数似然度比。第三电路由预定对数似然度比定标因数对对数似然度比进行定标，并响应其提供一正确对数似然度值。第四电路根据正确对数似然度值和数据信号对所接收合成信号进行解码。
-
-
-
-
-
-
-
-
-
搜索结果
42 条记录 (耗时 0.016 秒)
