• 专利标题: 用以使由于纠错而引起的老化相关的性能退化最小化的NAND存储器控制器中的动态缓冲管理
  • 专利标题(英): Dynamic buffer management in a nand memory controller to minimize age related performance degradation due to error correction
  • 申请号: CN201180027124.3
    申请日: 2011-05-16
  • 公开(公告)号: CN103038829A
    公开(公告)日: 2013-04-10
  • 发明人: S.阿亚
  • 申请人: 格林莱恩特有限责任公司
  • 申请人地址: 美国加利福尼亚州
  • 专利权人: 格林莱恩特有限责任公司
  • 当前专利权人: 格林莱恩特有限责任公司
  • 当前专利权人地址: 美国加利福尼亚州
  • 代理机构: 中国专利代理(香港)有限公司
  • 代理商 马红梅; 李浩
  • 优先权: 12/791774 2010.06.01 US
  • 国际申请: PCT/US2011/036669 2011.05.16
  • 国际公布: WO2011/152985 EN 2011.12.08
  • 进入国家日期: 2012-11-30
  • 主分类号: G11C7/10
  • IPC分类号: G11C7/10
用以使由于纠错而引起的老化相关的性能退化最小化的NAND存储器控制器中的动态缓冲管理
摘要:
一种用于非易失性存储器存储数据位和纠错检错(“ECC”)位的输出缓冲电路。该输出缓冲电路包括用于接收所述数据位和所述ECC位以确定是否需要对所述数据位进行纠正的ECC电路。所述ECC电路将所述数据位供应为其输出,并且生成纠正信号。ECC电路接收所述数据位和所述ECC位,并生成已纠正数据位。输出缓冲电路还具有三个或更多个存储电路,其具有输入/输出端口。总线连接到存储电路,并在每个存储电路之间,非易失性存储器与存储电路之间供应数据位,并且供应数据位作为输出缓冲电路的输出。开关电路与用于接收所述数据位的每个存储电路相关联;并且所述存储位被输出到所述存储电路。
0/0