-
公开(公告)号:CN109390024A
公开(公告)日:2019-02-26
申请号:CN201810641833.4
申请日:2018-06-21
Applicant: 三星电子株式会社
CPC classification number: G06F3/0632 , G06F3/0604 , G06F3/0659 , G06F3/0673 , G06F13/1689 , G11C29/028 , G11C29/50012
Abstract: 一种存储器装置,包含配置为检查信号传输路径的状态的路径状态检查电路,每个信号传输路径包含存储器装置的数据传输路径和时钟传输路径。路径状态检查电路包含采样电路和管理电路,该采样电路配置为通过使用已经通过数据传输路径的模式数据和已经通过时钟传输路径的时钟信号来进行采样操作并产生采样数据,该管理电路配置为产生采样数据与模式数据的比较,并且基于比较的结果来管理指示是否要进行存储器装置的重新训练操作的检查结果信息。
-
-
公开(公告)号:CN114204938A
公开(公告)日:2022-03-18
申请号:CN202111027549.6
申请日:2021-09-02
Applicant: 三星电子株式会社
IPC: H03L7/24 , H03L7/099 , G11C11/4076
Abstract: 一种注入锁定振荡器(ILO)电路包括:注入电路,所述注入电路接收具有相位差的输入信号,并基于每个输入信号与输出端处的振荡信号之间的电压电平差来提供分别与所述输入信号相对应的注入信号;以及多相信号输出电路,所述多相信号输出电路在从所述输入端接收到所述注入信号时提供多相信号,这些信号之间的相位差被固定为预定相位差。
-
公开(公告)号:CN115223607A
公开(公告)日:2022-10-21
申请号:CN202111559801.8
申请日:2021-12-20
Applicant: 三星电子株式会社
IPC: G11C7/22
Abstract: 公开了正交误差校正电路和包括其的半导体存储器装置。所述正交误差校正电路包括占空比调节电路、相位内插器、鉴相器和延迟控制电路。占空比调节电路通过以下操作生成其偏移和占空比误差被同时调节的第一校正时钟信号和第二校正时钟信号:基于第一控制码集至第三控制码集和固定控制码集,调节第二时钟信号的边沿的延迟并且调节第一时钟信号的下降沿的延迟。相位内插器通过对从第一调节时钟信号至第四调节时钟信号选择的第二选择时钟信号进行延迟,生成第二延迟选择时钟信号。鉴相器检测第一选择时钟信号与第二延迟选择时钟信号之间的相位差以生成上信号和/或下信号。延迟控制电路基于上信号和/或下信号生成第一控制码集至第四控制码集。
-
-
-