公开(公告)号：CN104900705B

公开(公告)日：2019-03-29

申请号：CN201510300343.4

申请日：2009-12-25

Applicant: 罗姆股份有限公司

Inventor： 中野佑纪

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/45

Abstract: 本发明提供一种半导体装置，包括：具有表面且由SiC构成的半导体层；形成于所述半导体层的表层部的第一导电型的基体区域；隔着栅极绝缘膜而与所述基体区域对置的栅电极；形成于所述半导体层的表层部且形成所述半导体的所述表面的第二导电型的源极区域；形成于所述半导体层的所述表面上并与所述源极区域接触的源极配线；以覆盖所述栅电极的方式形成的绝缘膜；以及相对于所述基体区域而形成于所述半导体层的背面侧的第一导电型的漏极区域，所述源极配线具有多层构造，所述多层构造至少具有多晶硅层和金属层，且通过以使所述多晶硅层在所述半导体层的表面上与所述源极区域相接且不与所述漏极区域相接的方式依次层叠所述多晶硅层和所述金属层而得到。

公开(公告)号：CN106098539B

公开(公告)日：2019-02-22

申请号：CN201610720057.8

申请日：2010-09-02

Applicant: 罗姆股份有限公司

Inventor： 箕谷周平 ,  中野佑纪 ,  渡部平司 ,  志村考功 ,  细井卓治 ,  桐野嵩史

IPC: H01L21/02 ,  H01L21/04 ,  H01L21/82 ,  H01L29/10 ,  H01L29/16 ,  H01L29/417 ,  H01L29/423 ,  H01L29/51 ,  H01L29/66 ,  H01L29/78 ,  H01L29/08 ,  H01L29/45

Abstract: 一种半导体装置，包括：由第一导电型构成的半导体层；阱区域，是第二导电型的阱区域，形成在所述半导体层的表层部上并且具有限定在阱区域中的沟道区域；源区域，是第一导电型的源区域，形成在阱区域的表层部上并且包括邻近阱区域限定的第一区域和邻近第一区域限定的第二区域；栅极绝缘膜，形成在半导体层上并且在栅极绝缘膜中限定：第一部分，接触源区域的第一区域；第二部分，接触阱区域，并且第二部分的厚度与第一部分的厚度相同；和第三部分，接触源区域的第二区域，并且第三部分的厚度大于第一部分的厚度；和栅电极，形成在栅极绝缘膜上，并且通过栅极绝缘膜与阱区域中的形成有沟道的沟道区域对置。

公开(公告)号：CN104541378B

公开(公告)日：2019-02-12

申请号：CN201380044071.5

申请日：2013-08-13

Applicant: 罗姆股份有限公司

Inventor： 中野佑纪 ,  中村亮太 ,  坂入宽之

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12

Abstract: 本发明的半导体装置包括：半导体层，具有依次层叠有第一导电型的漏极层、第二导电型的沟道层以及第一导电型的源极层的构造，所述源极层在所述半导体层的表面露出；栅极沟槽，从所述半导体层的所述表面起贯通所述源极层和所述沟道层，最深部达到所述漏极层；栅极绝缘膜，模仿所述栅极沟槽的内表面和所述半导体层的所述表面而形成；以及栅极电极，经由所述栅极绝缘膜被埋入于所述栅极沟槽，所述栅极绝缘膜的与所述半导体层的所述表面相接的部分与在所述栅极沟槽的侧面与所述沟道层相接的部分相比被形成得厚。

公开(公告)号：CN108365000A

公开(公告)日：2018-08-03

申请号：CN201810310958.9

申请日：2014-03-04

Applicant: 罗姆股份有限公司

Inventor： 中野佑纪 ,  中村亮太

IPC: H01L29/06 ,  H01L29/10 ,  H01L29/16 ,  H01L29/20 ,  H01L29/417 ,  H01L29/423 ,  H01L29/49 ,  H01L29/78 ,  H01L29/40

CPC classification number: H01L29/4236 ,  H01L29/0619 ,  H01L29/0649 ,  H01L29/0657 ,  H01L29/0661 ,  H01L29/0688 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/1602 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/36 ,  H01L29/402 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/42372 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/4916 ,  H01L29/4925 ,  H01L29/4958 ,  H01L29/518 ,  H01L29/7809 ,  H01L29/7811 ,  H01L29/7813

Abstract: 本发明的半导体装置包含：第1导电型的半导体层，具有单元部及配置在所述单元部的周围的外周部；以及表面绝缘膜，以横跨所述单元部及所述外周部的方式配置，形成为在所述单元部比在所述外周部的部分薄。

公开(公告)号：CN104247028A

公开(公告)日：2014-12-24

申请号：CN201380022113.5

申请日：2013-04-22

Applicant: 罗姆股份有限公司

Inventor： 中野佑纪 ,  中村亮太 ,  坂入宽之

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/7813 ,  H01L21/02233 ,  H01L21/02255 ,  H01L21/049 ,  H01L21/3247 ,  H01L29/0634 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/401 ,  H01L29/41741 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/66068 ,  H01L29/66734 ,  H01L29/7811

Abstract: 提供一种能够提高沟槽的上部边缘中的栅极绝缘膜的耐压的半导体装置以及其制造方法。半导体装置(1)包含：形成有栅极沟槽(9)的n型SiC基板(2)；一体地包含侧面绝缘膜(18)和底面绝缘膜(19)的栅极绝缘膜(16)；以及被埋入到栅极沟槽(9)的栅极电极(15)，该栅极电极(15)选择性地具有在上部边缘(26)中重叠于SiC基板(2)的表面(21)的重叠部(17)，在该半导体装置(1)中，在侧面绝缘膜(18)以在上部边缘(26)中向栅极沟槽(9)的内部突出的方式，形成与该侧面绝缘膜(18)的其它部分相比选择性地变厚的悬垂部(27)。

公开(公告)号：CN102362354B

公开(公告)日：2014-04-09

申请号：CN201080013440.0

申请日：2010-03-23

Applicant: 罗姆股份有限公司

Inventor： 中野佑纪 ,  箕谷周平 ,  三浦峰生

IPC: H01L29/78 ,  H01L21/28 ,  H01L21/336 ,  H01L29/12 ,  H01L29/739

CPC classification number: H01L29/7816 ,  H01L29/045 ,  H01L29/1045 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/7811 ,  H01L29/7813

Abstract: 本发明提供一种半导体装置，包括：第1导电型半导体层；第2导电型的多个主体区域，在从上述半导体层的表面至厚度方向的中间部的区域，在与上述厚度方向垂直的方向空出间隔形成；第1导电型源极区域，在各主体区域的表层部，与上述主体区域的周缘空出间隔形成；栅极绝缘膜，形成在上述半导体层上；和栅极电极，形成在所述栅极绝缘膜上，在上述半导体层，通过从其表面向下挖掘以形成横跨在彼此相邻的2个上述源极区域之间的槽，由上述栅极绝缘膜覆盖上述槽的内面，上述栅极电极具有与上述半导体的表面对置的表面对置部以及在上述槽中埋设的埋设部。

公开(公告)号：CN102484069A

公开(公告)日：2012-05-30

申请号：CN201080039791.9

申请日：2010-09-02

Applicant: 罗姆股份有限公司

Inventor： 箕谷周平 ,  中野佑纪 ,  渡部平司 ,  志村考功 ,  细井卓治 ,  桐野嵩史

IPC: H01L21/316 ,  H01L21/318 ,  H01L21/336 ,  H01L21/822 ,  H01L27/04 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7827 ,  H01L21/02164 ,  H01L21/02178 ,  H01L21/0223 ,  H01L21/02236 ,  H01L21/02247 ,  H01L21/02252 ,  H01L21/02255 ,  H01L21/0445 ,  H01L21/049 ,  H01L21/8213 ,  H01L29/0847 ,  H01L29/086 ,  H01L29/0869 ,  H01L29/1087 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/42356 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/45 ,  H01L29/511 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66068 ,  H01L29/78 ,  H01L29/7802 ,  H01L29/7813

Abstract: 一种半导体装置的制造方法，包括：在碳化硅基板上形成氧化硅膜的工序；在包含氢的气体中对碳化硅基板以及氧化硅膜进行退火的工序；在碳化硅基板以及氧化硅膜的退火后，在氧化硅膜上形成氮氧化铝膜的工序。

公开(公告)号：CN102396070A

公开(公告)日：2012-03-28

申请号：CN201080016444.4

申请日：2010-04-05

Applicant: 罗姆股份有限公司

Inventor： 中野佑纪

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/7813 ,  H01L29/0623 ,  H01L29/0696 ,  H01L29/1608 ,  H01L29/42368 ,  H01L29/45 ,  H01L29/66068

Abstract: 本发明的半导体装置包括：第一导电型的半导体层，其由SiC构成；第二导电型的主体区域，其形成于所述半导体层的表层部；栅沟道，其通过从所述半导体层的表面下挖而形成，且底面形成于所述半导体层的所述主体区域的下方的部分；第一导电型的源区域，其在所述主体区域的表层部与所述栅沟道的侧面相邻而形成；栅绝缘膜，其形成于所述栅沟道的所述底面及所述侧面上，且所述底面上的部分的厚度大于所述侧面上的部分的厚度；栅电极，其经由所述栅绝缘膜埋设于所述栅沟道；注入层，其通过第二导电型杂质的注入而形成于所述半导体层的从所述栅沟道的底面至所述半导体层的厚度方向中途部的部分。

公开(公告)号：CN110637374B

公开(公告)日：2025-03-25

申请号：CN201880032670.8

申请日：2018-05-17

Applicant: 罗姆股份有限公司

Inventor： 中川让 ,  中野佑纪 ,  明田正俊 ,  上野真弥 ,  森诚悟 ,  山本兼司

IPC: H10D30/60 ,  H10D62/80 ,  H10D8/00 ,  H10D8/50 ,  H10D8/60

Abstract: 本发明的半导体装置包括：第1导电型的半导体层，其具有一侧的第1主面以及另一侧的第2主面；沟槽栅极构造，其包括形成于上述半导体层的上述第1主面的栅极沟槽、以及经由栅极绝缘层而埋入于上述栅极沟槽的栅极电极；沟槽源极构造，其包括在上述半导体层的上述第1主面从上述栅极沟槽空出间隔地形成为比上述栅极沟槽更深的源极沟槽、埋入于上述源极沟槽的源极电极、以及形成于上述半导体层中沿上述源极沟槽的区域的第2导电型的阱区域，并且，上述沟槽源极构造的深度相对于上述沟槽栅极构造的深度的比为1.5以上且4.0以下；第2导电型的主体区域，其在上述半导体层的上述第1主面的表层部中形成于上述栅极沟槽以及上述源极沟槽之间的区域；第1导电型的源极区域，其形成于上述主体区域的表层部；以及漏电极，其与上述半导体层的上述第2主面连接。

公开(公告)号：CN118974944A

公开(公告)日：2024-11-15

申请号：CN202380032222.9

申请日：2023-02-24

Applicant: 罗姆股份有限公司

Inventor： 长屋圭祐 ,  中野佑纪 ,  山本兼司 ,  森诚悟

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/12 ,  H01L29/739

Abstract: 一种半导体装置(1A)，包含：芯片(2)，其包含SiC单晶，并具有主面(3)；沟槽构造(20)，其具有第一侧壁(22A)和第二侧壁(22B)，并形成于所述主面，其中，所述第一侧壁在所述SiC单晶的a轴方向上延伸，所述第二侧壁在所述SiC单晶的m轴方向上延伸；第一导电型的接触区(50)，其在所述芯片内从所述第二侧壁在所述a轴方向上隔开间隔地形成于沿着所述沟槽构造的区域。