-
公开(公告)号：CN115699333A
公开(公告)日：2023-02-03
申请号：CN202180042610.6
申请日：2021-07-16
Applicant: 罗姆股份有限公司
IPC: H01L29/78 , H01L21/28 , H01L29/06 , H01L29/41 , H01L29/417 , H01L29/12 , H01L21/336
Abstract: SiC半导体装置包括：SiC芯片，其具有主面，该主面包含第一面、在上述第一面外向厚度方向以第一深度凹陷的第二面、以及连接上述第一面及上述第二面的连接面，且由上述第一面、上述第二面以及上述连接面划分出台地；晶体管构造，其包含具有小于上述第一深度的第二深度的沟槽栅极构造、以及具有超过上述第二深度的第三深度且与上述沟槽栅极构造在一方方向上相邻的沟槽源极构造，并形成于上述第一面的内方部；以及虚拟构造，其包含分别具有上述第三深度且在上述一方方向上相邻的多个虚拟沟槽源极构造，并形成于上述第一面的周缘部。
-
公开(公告)号：CN117747547A
公开(公告)日：2024-03-22
申请号：CN202311784018.0
申请日：2020-05-21
Applicant: 罗姆股份有限公司
IPC: H01L21/8234 , H01L27/06 , H01L29/06 , H01L29/78 , H01L29/16 , H01L21/336
Abstract: SiC半导体装置包括：具有主面的第一导电型的SiC半导体层；形成于上述主面且具有侧壁以及底壁的源极沟槽；埋设于上述源极沟槽且具有在上述源极沟槽的上述侧壁与上述源极沟槽的开口侧的区域相接的侧壁接触部的源极电极；在上述主面的表层部中形成于沿上述源极沟槽的区域的第二导电型的主体区域；以及在上述主体区域的表层部中与上述源极电极的上述侧壁接触部电连接的第一导电型的源极区域。
-
公开(公告)号：CN116783715A
公开(公告)日：2023-09-19
申请号：CN202180092319.X
申请日：2021-11-18
Applicant: 罗姆股份有限公司
IPC: H01L29/872
Abstract: 一种SiC半导体装置，其包含：具有主面的SiC芯片、以及形成于上述主面的表层部且具有被至少两种5价元素调整了的杂质浓度的n型漂移区域。
-
公开(公告)号：CN115917757A
公开(公告)日：2023-04-04
申请号：CN202180042653.4
申请日：2021-07-16
Applicant: 罗姆股份有限公司
IPC: H01L29/78 , H01L21/28 , H01L29/06 , H01L29/41 , H01L29/417 , H01L29/12 , H01L21/336
Abstract: SiC半导体装置包括：SiC芯片，其具有主面；沟槽栅极构造，其形成于上述主面；沟槽源极构造，其在一方方向上从上述沟槽栅极构造分离地形成于上述主面；绝缘膜，其在上述主面之上包覆上述沟槽栅极构造以及上述沟槽源极构造；栅极主面电极，其形成于上述绝缘膜之上；以及栅极配线，其以在上述一方方向上横穿上述沟槽栅极构造以及上述沟槽源极构造的方式，从上述栅极主面电极被引出至上述绝缘膜之上，贯通上述绝缘膜而与上述沟槽栅极构造电连接，且隔着上述绝缘膜而与上述沟槽源极构造对置。
-
公开(公告)号：CN110637374A
公开(公告)日：2019-12-31
申请号：CN201880032670.8
申请日：2018-05-17
Applicant: 罗姆股份有限公司
IPC: H01L29/78 , H01L29/12 , H01L29/861 , H01L29/868 , H01L29/872
Abstract: 本发明的半导体装置包括：第1导电型的半导体层，其具有一侧的第1主面以及另一侧的第2主面；沟槽栅极构造，其包括形成于上述半导体层的上述第1主面的栅极沟槽、以及经由栅极绝缘层而埋入于上述栅极沟槽的栅极电极；沟槽源极构造，其包括在上述半导体层的上述第1主面从上述栅极沟槽空出间隔地形成为比上述栅极沟槽更深的源极沟槽、埋入于上述源极沟槽的源极电极、以及形成于上述半导体层中沿上述源极沟槽的区域的第2导电型的阱区域，并且，上述沟槽源极构造的深度相对于上述沟槽栅极构造的深度的比为1.5以上且4.0以下；第2导电型的主体区域，其在上述半导体层的上述第1主面的表层部中形成于上述栅极沟槽以及上述源极沟槽之间的区域；第1导电型的源极区域，其形成于上述主体区域的表层部；以及漏电极，其与上述半导体层的上述第2主面连接。
-
Patent Agency Ranking
公开(公告)号：CN110637374B
公开(公告)日：2025-03-25
申请号：CN201880032670.8
申请日：2018-05-17
Applicant: 罗姆股份有限公司
Abstract: 本发明的半导体装置包括：第1导电型的半导体层，其具有一侧的第1主面以及另一侧的第2主面；沟槽栅极构造，其包括形成于上述半导体层的上述第1主面的栅极沟槽、以及经由栅极绝缘层而埋入于上述栅极沟槽的栅极电极；沟槽源极构造，其包括在上述半导体层的上述第1主面从上述栅极沟槽空出间隔地形成为比上述栅极沟槽更深的源极沟槽、埋入于上述源极沟槽的源极电极、以及形成于上述半导体层中沿上述源极沟槽的区域的第2导电型的阱区域，并且，上述沟槽源极构造的深度相对于上述沟槽栅极构造的深度的比为1.5以上且4.0以下；第2导电型的主体区域，其在上述半导体层的上述第1主面的表层部中形成于上述栅极沟槽以及上述源极沟槽之间的区域；第1导电型的源极区域，其形成于上述主体区域的表层部；以及漏电极，其与上述半导体层的上述第2主面连接。
-
公开(公告)号：CN118974944A
公开(公告)日：2024-11-15
申请号：CN202380032222.9
申请日：2023-02-24
Applicant: 罗姆股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L29/12 , H01L29/739
Abstract: 一种半导体装置(1A)，包含：芯片(2)，其包含SiC单晶，并具有主面(3)；沟槽构造(20)，其具有第一侧壁(22A)和第二侧壁(22B)，并形成于所述主面，其中，所述第一侧壁在所述SiC单晶的a轴方向上延伸，所述第二侧壁在所述SiC单晶的m轴方向上延伸；第一导电型的接触区(50)，其在所述芯片内从所述第二侧壁在所述a轴方向上隔开间隔地形成于沿着所述沟槽构造的区域。
-
公开(公告)号：CN115699332A
公开(公告)日：2023-02-03
申请号：CN202180040234.7
申请日：2021-07-16
Applicant: 罗姆股份有限公司
IPC: H01L29/78 , H01L21/28 , H01L21/336 , H01L29/06 , H01L29/12 , H01L29/41 , H01L29/417
Abstract: SiC半导体装置包括：SiC芯片，其具有主面，该主面包含第一面、在上述第一面外向厚度方向凹陷的第二面、以及连接上述第一面及上述第二面的连接面，且由上述第一面、上述第二面以及上述连接面划分出台地；沟槽构造，其以从上述连接面露出的方式形成于上述第一面；以及侧壁配线，其以包覆上述连接面的方式形成于上述第二面之上，且与上述沟槽构造电连接。
-
公开(公告)号：CN109478567B
公开(公告)日：2022-12-16
申请号：CN201780043446.4
申请日：2017-07-13
Applicant: 罗姆股份有限公司
IPC: H01L29/78 , H01L21/28 , H01L21/283 , H01L21/336 , H01L29/12
Abstract: 本发明提供一种半导体装置，其具有MIS结构，所述MIS结构包括半导体层、在所述半导体层上的栅极绝缘膜、以及所述栅极绝缘膜上的栅极电极；所述栅极绝缘膜具有层叠结构，该层叠结构包括基底SiO2层和在所述基底SiO2层上的含有Hf的高k层；所述栅极电极至少在与所述高k层接触的部分，含有由具有比4.6eV更大的功函数的金属材料构成的部分。
-
公开(公告)号：CN114430861A
公开(公告)日：2022-05-03
申请号：CN202080066090.8
申请日：2020-09-25
Applicant: 罗姆股份有限公司
IPC: H01L25/07 , H01L25/18 , H01L29/739 , H01L29/78 , H01L29/872 , H01L23/29 , H01L23/522 , H01L23/532 , H01L29/16
Abstract: 半导体装置包括：芯片；电极，其形成在上述芯片上；无机绝缘层，其包覆上述电极，且具有使上述电极露出的第一开口；有机绝缘层，其包覆上述无机绝缘层，且具有从上述第一开口空出间隔地包围上述第一开口的第二开口，在上述第一开口以及上述第二开口之间的区域使上述无机绝缘层的内周缘露出；以及Ni镀层，其在上述第一开口内包覆上述电极，且在上述第二开口内包覆上述无机绝缘层的上述内周缘。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.029 seconds)
