公开(公告)号：CN106098539A

公开(公告)日：2016-11-09

申请号：CN201610720057.8

申请日：2010-09-02

Applicant: 罗姆股份有限公司

Inventor： 箕谷周平 ,  中野佑纪 ,  渡部平司 ,  志村考功 ,  细井卓治 ,  桐野嵩史

IPC: H01L21/02 ,  H01L21/04 ,  H01L21/82 ,  H01L29/10 ,  H01L29/16 ,  H01L29/417 ,  H01L29/423 ,  H01L29/51 ,  H01L29/66 ,  H01L29/78 ,  H01L29/08 ,  H01L29/45

CPC classification number: H01L29/7827 ,  H01L21/02164 ,  H01L21/02178 ,  H01L21/0223 ,  H01L21/02236 ,  H01L21/02247 ,  H01L21/02252 ,  H01L21/02255 ,  H01L21/0445 ,  H01L21/049 ,  H01L21/8213 ,  H01L29/0847 ,  H01L29/086 ,  H01L29/0869 ,  H01L29/1087 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/42356 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/45 ,  H01L29/511 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66068 ,  H01L29/78 ,  H01L29/7802 ,  H01L29/7813

Abstract: 一种半导体装置，包括：由第一导电型构成的半导体层；阱区域，是第二导电型的阱区域，形成在所述半导体层的表层部上并且具有限定在阱区域中的沟道区域；源区域，是第一导电型的源区域，形成在阱区域的表层部上并且包括邻近阱区域限定的第一区域和邻近第一区域限定的第二区域；栅极绝缘膜，形成在半导体层上并且在栅极绝缘膜中限定：第一部分，接触源区域的第一区域；第二部分，接触阱区域，并且第二部分的厚度与第一部分的厚度相同；和第三部分，接触源区域的第二区域，并且第三部分的厚度大于第一部分的厚度；和栅电极，形成在栅极绝缘膜上，并且通过栅极绝缘膜与阱区域中的形成有沟道的沟道区域对置。

公开(公告)号：CN103855223A

公开(公告)日：2014-06-11

申请号：CN201410095346.4

申请日：2010-03-23

Applicant: 罗姆股份有限公司

Inventor： 中野佑纪 ,  箕谷周平 ,  三浦峰生

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/423

CPC classification number: H01L29/7816 ,  H01L29/045 ,  H01L29/1045 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/7811 ,  H01L29/7813

Abstract: 本发明提供一种半导体装置，包括：第1导电型半导体层；第2导电型的多个主体区域，在从上述半导体层的表面至厚度方向的中间部的区域，在与上述厚度方向垂直的方向空出间隔形成；第1导电型源极区域，在各主体区域的表层部，与上述主体区域的周缘空出间隔形成；栅极绝缘膜，形成在上述半导体层上；和栅极电极，形成在所述栅极绝缘膜上，在上述半导体层，通过从其表面向下挖掘以形成横跨在彼此相邻的2个上述源极区域之间的槽，由上述栅极绝缘膜覆盖上述槽的内面，上述栅极电极具有与上述半导体的表面对置的表面对置部以及在上述槽中埋设的埋设部。

公开(公告)号：CN102820338B

公开(公告)日：2016-05-11

申请号：CN201210278267.8

申请日：2009-02-06

Applicant: 罗姆股份有限公司

Inventor： 大塚拓一 ,  箕谷周平

IPC: H01L29/78 ,  H01L29/739 ,  H01L29/10

CPC classification number: H01L29/7802 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7395

Abstract: 本发明提供一种能提高耐压性、简化制造工序的半导体装置。本发明的半导体装置具备：层叠在含有SiC的n+型基板(11)，含有SiC的n型外延层(1)；在外延层(1)的表面层相互隔离地配置的n+型源极区域(5)；被源极区域(5)夹持的p型阱接触区域(2)；与源极区域(5)及p型阱接触区域(2)的基板(11)侧表面相接地配置的p型阱区域(3)；配置为夹持源极区域(5)及p型阱区域(3)的p型阱扩展区域(4)。在从外延层(1)的表面向基板(11)的深度方向，p型阱区域(3)的杂质浓度的浓度峰值位置比p型阱扩展区域(4)的杂质浓度的浓度峰值位置深。

公开(公告)号：CN101939843B

公开(公告)日：2012-09-26

申请号：CN200980104440.9

申请日：2009-02-06

Applicant: 罗姆股份有限公司

Inventor： 大塚拓一 ,  箕谷周平

IPC: H01L29/78 ,  H01L29/12 ,  H01L29/739

CPC classification number: H01L29/7802 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7395

Abstract: 本发明提供一种能提高耐压性、简化制造工序的半导体装置。本发明的半导体装置具备：层叠在含有SiC的n+型基板(11)，含有SiC的n型外延层(1)；在外延层(1)的表面层相互隔离地配置的n+型源极区域(5)；被源极区域(5)夹持的p型阱接触区域(2)；与源极区域(5)及p型阱接触区域(2)的基板(11)侧表面相接地配置的p型阱区域(3)；配置为夹持源极区域(5)及p型阱区域(3)的p型阱扩展区域(4)。在从外延层(1)的表面向基板(11)的深度方向，p型阱区域(3)的杂质浓度的浓度峰值位置比p型阱扩展区域(4)的杂质浓度的浓度峰值位置深。

公开(公告)号：CN103855223B

公开(公告)日：2016-09-28

申请号：CN201410095346.4

申请日：2010-03-23

Applicant: 罗姆股份有限公司

Inventor： 中野佑纪 ,  箕谷周平 ,  三浦峰生

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/423

CPC classification number: H01L29/7816 ,  H01L29/045 ,  H01L29/1045 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/7811 ,  H01L29/7813

Abstract: 本发明提供一种半导体装置，包括：第1导电型半导体层；第2导电型的多个主体区域，在从上述半导体层的表面至厚度方向的中间部的区域，在与上述厚度方向垂直的方向空出间隔形成；第1导电型源极区域，在各主体区域的表层部，与上述主体区域的周缘空出间隔形成；栅极绝缘膜，形成在上述半导体层上；和栅极电极，形成在所述栅极绝缘膜上，在上述半导体层，通过从其表面向下挖掘以形成横跨在彼此相邻的2个上述源极区域之间的槽，由上述栅极绝缘膜覆盖上述槽的内面，上述栅极电极具有与上述半导体的表面对置的表面对置部以及在上述槽中埋设的埋设部。

公开(公告)号：CN102820338A

公开(公告)日：2012-12-12

申请号：CN201210278267.8

申请日：2009-02-06

Applicant: 罗姆股份有限公司

Inventor： 大塚拓一 ,  箕谷周平

IPC: H01L29/78 ,  H01L29/739 ,  H01L29/10

CPC classification number: H01L29/7802 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7395

Abstract: 本发明提供一种能提高耐压性、简化制造工序的半导体装置。本发明的半导体装置具备：层叠在含有SiC的n+型基板(11)，含有SiC的n型外延层(1)；在外延层(1)的表面层相互隔离地配置的n+型源极区域(5)；被源极区域(5)夹持的p型阱接触区域(2)；与源极区域(5)及p型阱接触区域(2)的基板(11)侧表面相接地配置的p型阱区域(3)；配置为夹持源极区域(5)及p型阱区域(3)的p型阱扩展区域(4)。在从外延层(1)的表面向基板(11)的深度方向，p型阱区域(3)的杂质浓度的浓度峰值位置比p型阱扩展区域(4)的杂质浓度的浓度峰值位置深。

公开(公告)号：CN102362354A

公开(公告)日：2012-02-22

申请号：CN201080013440.0

申请日：2010-03-23

Applicant: 罗姆股份有限公司

Inventor： 中野佑纪 ,  箕谷周平 ,  三浦峰生

IPC: H01L29/78 ,  H01L21/28 ,  H01L21/336 ,  H01L29/12 ,  H01L29/739

CPC classification number: H01L29/7816 ,  H01L29/045 ,  H01L29/1045 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/7811 ,  H01L29/7813

Abstract: 本发明提供一种半导体装置，包括：第1导电型半导体层；第2导电型的多个主体区域，在从上述半导体层的表面至厚度方向的中间部的区域，在与上述厚度方向垂直的方向空出间隔形成；第1导电型源极区域，在各主体区域的表层部，与上述主体区域的周缘空出间隔形成；栅极绝缘膜，形成在上述半导体层上；和栅极电极，形成在所述栅极绝缘膜上，在上述半导体层，通过从其表面向下挖掘以形成横跨在彼此相邻的2个上述源极区域之间的槽，由上述栅极绝缘膜覆盖上述槽的内面，上述栅极电极具有与上述半导体的表面对置的表面对置部以及在上述槽中埋设的埋设部。

公开(公告)号：CN101939843A

公开(公告)日：2011-01-05

申请号：CN200980104440.9

申请日：2009-02-06

Applicant: 罗姆股份有限公司

Inventor： 大塚拓一 ,  箕谷周平

IPC: H01L29/78 ,  H01L29/12 ,  H01L29/739

CPC classification number: H01L29/7802 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7395

Abstract: 本发明提供一种能提高耐压性、简化制造工序的半导体装置。本发明的半导体装置具备：层叠在含有SiC的n+型基板(11)，含有SiC的n型外延层(1)；在外延层(1)的表面层相互隔离地配置的n+型源极区域(5)；被源极区域(5)夹持的p型阱接触区域(2)；与源极区域(5)及p型阱接触区域(2)的基板(11)侧表面相接地配置的p型阱区域(3)；配置为夹持源极区域(5)及p型阱区域(3)的p型阱扩展区域(4)。在从外延层(1)的表面向基板(11)的深度方向，p型阱区域(3)的杂质浓度的浓度峰值位置比p型阱扩展区域(4)的杂质浓度的浓度峰值位置深。

公开(公告)号：CN106098539B

公开(公告)日：2019-02-22

申请号：CN201610720057.8

申请日：2010-09-02

Applicant: 罗姆股份有限公司

Inventor： 箕谷周平 ,  中野佑纪 ,  渡部平司 ,  志村考功 ,  细井卓治 ,  桐野嵩史

IPC: H01L21/02 ,  H01L21/04 ,  H01L21/82 ,  H01L29/10 ,  H01L29/16 ,  H01L29/417 ,  H01L29/423 ,  H01L29/51 ,  H01L29/66 ,  H01L29/78 ,  H01L29/08 ,  H01L29/45

Abstract: 一种半导体装置，包括：由第一导电型构成的半导体层；阱区域，是第二导电型的阱区域，形成在所述半导体层的表层部上并且具有限定在阱区域中的沟道区域；源区域，是第一导电型的源区域，形成在阱区域的表层部上并且包括邻近阱区域限定的第一区域和邻近第一区域限定的第二区域；栅极绝缘膜，形成在半导体层上并且在栅极绝缘膜中限定：第一部分，接触源区域的第一区域；第二部分，接触阱区域，并且第二部分的厚度与第一部分的厚度相同；和第三部分，接触源区域的第二区域，并且第三部分的厚度大于第一部分的厚度；和栅电极，形成在栅极绝缘膜上，并且通过栅极绝缘膜与阱区域中的形成有沟道的沟道区域对置。

公开(公告)号：CN102362354B

公开(公告)日：2014-04-09

申请号：CN201080013440.0

申请日：2010-03-23

Applicant: 罗姆股份有限公司

Inventor： 中野佑纪 ,  箕谷周平 ,  三浦峰生

IPC: H01L29/78 ,  H01L21/28 ,  H01L21/336 ,  H01L29/12 ,  H01L29/739

CPC classification number: H01L29/7816 ,  H01L29/045 ,  H01L29/1045 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/7811 ,  H01L29/7813

Abstract: 本发明提供一种半导体装置，包括：第1导电型半导体层；第2导电型的多个主体区域，在从上述半导体层的表面至厚度方向的中间部的区域，在与上述厚度方向垂直的方向空出间隔形成；第1导电型源极区域，在各主体区域的表层部，与上述主体区域的周缘空出间隔形成；栅极绝缘膜，形成在上述半导体层上；和栅极电极，形成在所述栅极绝缘膜上，在上述半导体层，通过从其表面向下挖掘以形成横跨在彼此相邻的2个上述源极区域之间的槽，由上述栅极绝缘膜覆盖上述槽的内面，上述栅极电极具有与上述半导体的表面对置的表面对置部以及在上述槽中埋设的埋设部。