-
公开(公告)号：CN106560916A
公开(公告)日：2017-04-12
申请号：CN201610867842.6
申请日：2016-09-29
Applicant: 松下知识产权经营株式会社
IPC: H01L21/78 , H01L21/3065
CPC classification number: H01L23/3185 , H01L21/0212 , H01L21/6835 , H01L21/78 , H01L23/293 , H01L2221/68327 , H01L2221/6834 , H01L21/3065 , H01L23/562
Abstract: 本发明提供一种元件芯片的制造方法以及元件芯片。在将具有多个元件区域的基板进行分割来制造多个元件芯片的元件芯片的制造方法中使用的等离子体处理工序中，通过将基板暴露于第1等离子体从而将基板分割为元件芯片(10)，在通过将这些元件芯片(10)暴露于以氟化碳和氦的混合气体的混合气体为原料气体的第2等离子体，从而形成覆盖侧面(10c)以及第2面(10b)的保护膜的保护膜形成工序中，设定保护膜形成条件使得第2面(10b)的第2保护膜(12b)的厚度(t2)大于侧面(10c)的第1保护膜(12c)的厚度(t1)。
-
公开(公告)号：CN105895488A
公开(公告)日：2016-08-24
申请号：CN201510931460.0
申请日：2015-12-15
Applicant: 松下知识产权经营株式会社
CPC classification number: H01J37/3244 , C23C16/4586 , C23C16/466 , C23C16/50 , H01J37/321 , H01J37/32724 , H01L21/67109 , H01L21/67132 , H01L21/6831 , H01L21/68735 , H01L21/68742 , H01L21/68785
Abstract: 本发明的等离子体处理装置以及电子部件的制造方法在对基板进行等离子体处理时，高效地对基板和保持该基板的搬运载体进行冷却。等离子体处理装置对载体所保持的基板进行等离子体处理，载体具备在基板的周围配置的框架、和保持基板以及框架的保持片，等离子体处理装置具备：腔室；工作台，其配置在腔室内，且具有搭载载体的上表面；气体孔，其设置在上表面的与框架的底面对置的位置，且向工作台与载体之间供给冷却用气体；以及等离子体激发装置，其在腔室内产生等离子体。
-
公开(公告)号：CN106560916B
公开(公告)日：2021-11-09
申请号：CN201610867842.6
申请日：2016-09-29
Applicant: 松下知识产权经营株式会社
IPC: H01L21/78 , H01L21/3065
Abstract: 本发明提供一种元件芯片的制造方法以及元件芯片。在将具有多个元件区域的基板进行分割来制造多个元件芯片的元件芯片的制造方法中使用的等离子体处理工序中，通过将基板暴露于第1等离子体从而将基板分割为元件芯片(10)，在通过将这些元件芯片(10)暴露于以氟化碳和氦的混合气体的混合气体为原料气体的第2等离子体，从而形成覆盖侧面(10c)以及第2面(10b)的保护膜的保护膜形成工序中，设定保护膜形成条件使得第2面(10b)的第2保护膜(12b)的厚度(t2)大于侧面(10c)的第1保护膜(12c)的厚度(t1)。
-
公开(公告)号：CN107180789B
公开(公告)日：2021-09-21
申请号：CN201710088441.5
申请日：2017-02-17
Applicant: 松下知识产权经营株式会社
IPC: H01L21/78 , H01L21/308
Abstract: 一种元件芯片及其制造方法，用保护膜被覆会成为解理起点的半导体层来提高元件芯片的抗弯强度。该制造方法包括：激光划片工序，对基板的分割区域照射激光，在分割区域形成具备露出第1层的露出部的开口；保护膜沉积工序，使保护膜沉积在元件区域及分割区域。还包括保护膜蚀刻工序，使基板暴露于第1等离子体来各向异性地蚀刻保护膜，除去沉积在分割区域的保护膜的一部分及沉积在元件区域的保护膜，并使覆盖元件区域的端面的保护膜残留。还包括：各向同性蚀刻工序，使基板暴露于第2等离子体来各向同性地蚀刻分割区域；等离子体切割工序，在用支承构件支承了第2主面的状态下，将基板暴露于第3等离子体来将基板分割为具备元件区域的多个元件芯片。
-
公开(公告)号：CN106024682B
公开(公告)日：2020-07-21
申请号：CN201610034741.0
申请日：2016-01-19
Applicant: 松下知识产权经营株式会社
IPC: H01L21/677 , H01L21/683 , H01J37/32
Abstract: 一种等离子处理装置，对保持于输送载体的基板进行等离子处理，输送载体具备保持片和配置在保持片的外周部的框架，基板保持于保持片，等离子处理装置具备：反应室；配置在反应室的内部，搭载输送载体的工作台；具备设置在工作台内部的电极部的静电吸附机构；在工作台上的搭载位置与从工作台向上方脱离的交接位置之间支撑输送载体的支撑部；和使支撑部相对于工作台升降的升降机构，1)使支撑部下降将输送载体搭载于工作台时，保持片的外周部与工作台接触前，静电吸附机构开始向电极部施加电压，或2)电极部具备配置为同心圆状的多个环形电极，在使支撑部下降将输送载体搭载于工作台时，静电吸附机构从多个环形电极的中心侧依次向外周侧施加电压。
-
Patent Agency Ranking
公开(公告)号：CN107204274B
公开(公告)日：2020-06-05
申请号：CN201710091541.3
申请日：2017-02-20
Applicant: 松下知识产权经营株式会社
IPC: H01J37/32 , H01L21/78 , H01L21/3065 , H01L21/67
Abstract: 一种等离子体处理方法以及等离子体处理装置，在对保持在保持片的基板进行等离子体处理时，提高产品的成品率。等离子体处理方法包括：载置工序，将保持了基板的保持片载置在设置于等离子体处理装置的载置台；以及固定工序，将保持片固定在所述载置台。还包括：判定工序，在固定工序之后，判定所述保持片与所述载置台的接触状态是否良好；以及等离子体蚀刻工序，在判定工序中判定为接触状态良好的情况下，在载置台上使基板的表面暴露于等离子体，从而对所述基板进行蚀刻。
-
公开(公告)号：CN106024565B
公开(公告)日：2019-11-19
申请号：CN201610032763.3
申请日：2016-01-19
Applicant: 松下知识产权经营株式会社
IPC: H01J37/32 , H01L21/67 , H01L21/683 , H01L21/78
Abstract: 一种等离子处理装置，具备：反应室；使反应室中产生等离子的等离子产生部；配置在反应室的内部，搭载具备基板、保持片和框架的输送载体的工作台；具备设置在工作台内部的电极部的静电吸附机构；在工作台上的搭载位置与工作台向上方脱离的交接位置之间支撑输送载体的支撑部；和使支撑部相对于工作台升降的支撑部，在将输送载体搭载于工作台时，1)保持片的外周部与工作台接触后，静电吸附机构向电极部施加电压，电压的施加包含使电压的绝对值增减的操作，上述操作结束后，或2)保持片与工作台接触后，升降机构在工作台附近使支撑部分别上升及下降1次以上，支撑部的上升及下降结束后，且保持片的外周部与工作台接触后，等离子产生部产生等离子。
-
公开(公告)号：CN104616958B
公开(公告)日：2018-09-21
申请号：CN201410594299.8
申请日：2014-10-29
Applicant: 松下知识产权经营株式会社
Inventor： 置田尚吾
IPC: H01J37/32 , H01L21/311
Abstract: 本发明涉及等离子处理装置以及等离子处理方法。提升等离子处理装置中的等离子处理性能和静电吸附性能两者。干式蚀刻装置(1)将保持在具备框架(6)和保持片(5)的搬运载体(4)的晶片(2)作为处理对象。机台(11)的电极部(13)具备静电卡盘(17)。在静电卡盘(17)的上表面近旁内置第1静电吸附电极(24)和第2静电吸附电极(25)。第1静电吸附电极(24)是单极型，隔着保持片(5)静电吸附晶片(2)。第2静电吸附电极(25)是双极型，隔着保持片(5)静电吸附框架(6)，并静电吸附晶片(2)与框架(6)间的保持片(5)。
-
公开(公告)号：CN107591321A
公开(公告)日：2018-01-16
申请号：CN201710546105.0
申请日：2017-07-06
Applicant: 松下知识产权经营株式会社
IPC: H01L21/3065 , H01L21/308
CPC classification number: H01L21/78 , H01L21/3065 , H01L21/30655 , H01L21/308 , H01L21/3081 , H01L21/3086 , H01L21/31138
Abstract: 提供一种元件芯片的制造方法。半导体芯片的制造方法包括：准备半导体晶片，所述半导体晶片具备露出有凸块的表面、表面的相反侧的背面、形成有凸块的多个元件区域、以及划分元件区域的分割区域；在半导体晶片的表面沿着凸块通过喷涂法对包含掩模的原料的液体进行喷雾；在半导体晶片的表面形成被覆凸块并且具有使所述分割区域露出的开口的掩模；将半导体晶片的表面暴露于第一等离子体，在凸块被掩模被覆的状态下，对露出在该开口的分割区域进行蚀刻，直至到达背面，从而将半导体晶片单片化。
-
公开(公告)号：CN107452596A
公开(公告)日：2017-12-08
申请号：CN201710361407.0
申请日：2017-05-19
Applicant: 松下知识产权经营株式会社
IPC: H01L21/02 , H01L21/3065 , H01L21/683 , H01L21/78
CPC classification number: H01L21/78 , H01L21/3065 , H01L21/6836 , H01L24/11 , H01L24/14 , H01L2221/68327 , H01L2224/13022 , H01L21/02013 , H01L21/02016 , H01L2221/6834
Abstract: 一种元件芯片的制造方法，不使生产性下降地抑制等离子体对凸块的劣化及损伤的同时对基板进行单片化。包括：准备工序，准备具备具有凸块的第一面及第二面且具备由分割区域划分的多个元件区域的基板；凸块埋入工序，在第一面粘合具有粘合层的保护带，至少将凸块的头顶部埋入到粘合层；薄化工序，在凸块埋入工序后，在第一面粘合了保护带的状态下磨削第二面；掩模形成工序，在薄化工序后，在第二面形成掩模；保持工序，使第一面与用框架支承的保持带对置，使保持带保持基板；载置工序，在掩模形成工序及保持工序后，将基板经由保持带载置在等离子体处理载置台；单片化工序，在载置工序后，对分割区域从第二面至第一面进行等离子体蚀刻。
-
-
-
-
-
-
-
-
-
Search Results
57
records
(took 0.05 seconds)
