存内计算单元、模块和系统

    公开(公告)号:CN113674786A

    公开(公告)日:2021-11-19

    申请号:CN202110960405.X

    申请日:2021-08-20

    Abstract: 本发明涉及一种存内计算单元,包括:存储阵列,包含多个呈N行N列排布的存储单元,位于第i行第j列的存储单元记为Si,j;位于同一列的存储单元中存储的数据值相同;存储阵列用于存储N比特的第一数据;N条字线,字线用于输入N比特的第二数据;位于同一行存储单元的控制端经由同一条字线依次串接;M个位线组,第k组位线记为位线组BLk,M等于2N‑1;其中,当k大于等于1且小于等于N时,第k组位线具有k条位线,k条位线分别连接至和存储单元S1,k及存储单元Sk,1位于同一直线上的各存储单元的输出端;当k大于N且小于等于M时,第k组位线具有2N‑k条位线,2N‑k条位线分别连接至和存储单元Sk‑N+1,N及存储单元SN,k‑N+1位于同一直线上的各存储单元的输出端。

    半导体存储器及存储器阵列

    公开(公告)号:CN113658624A

    公开(公告)日:2021-11-16

    申请号:CN202111033172.5

    申请日:2021-09-03

    Abstract: 本发明公开了一种半导体存储器及存储器阵列,半导体存储器,包括:开关单元的第一端与位线连接,开关单元的控制端与第一字线连接;存储单元的第一端与开关单元的第二端连接,存储单元的控制端与第二字线连接,存储单元的第二端接地,存储单元的第三端与第一背栅压连接;通过改变第一背栅压和第二字线的写入电压,使得存储单元处于PDSOI模式,利用浮体效应获得存储窗口,以将位线输入的数据存储,再利用存储单元处于FDSOI模式擦除存储数据,此种存储器结构既有开关功能,也具有存储功能,在不改变存储单元膜层结构及厚度的前提下,存储单元能够分别实现PDSOI模式或FDSOI模式,相较于传统电容存储结构,降低寄生电容,提高工作频率、运行速度及存储容量。

    集成电路开路缺陷预测的方法、装置、计算机设备及介质

    公开(公告)号:CN113589642A

    公开(公告)日:2021-11-02

    申请号:CN202110757830.9

    申请日:2021-07-05

    Abstract: 本发明能够提供集成电路开路缺陷预测的方法、装置、计算机设备及介质,该方法可包括如下步骤。对集成电路设计版图包含的光刻图形进行光学邻近效应矫正,以得到第一仿真图形。基于刻蚀第一仿真图形的过程对第一仿真图形进行修正,以得到第二仿真图形。基于化学机械平坦化处理第二仿真图形的过程对第二仿真图形进行修正,以得到第三仿真图形。通过对第三仿真图形包含的目标线条图形进行分段划分的方式确定多个图形片段。根据所有图形片段的形貌特征预测目标线条图形是否存在开路缺陷。本发明结合了光学邻近效应、刻蚀、化学机械平坦化等多种工艺的涨落因素,实现一种抗工艺涨落的集成电路开路缺陷预测方法,提升了集成电路的良率和可靠性。

    一种全耗尽绝缘体上硅衬底、晶体管及其制备方法和用途

    公开(公告)号:CN113471288A

    公开(公告)日:2021-10-01

    申请号:CN202110548134.7

    申请日:2021-05-19

    Abstract: 本发明涉及一种全耗尽绝缘体上硅衬底、晶体管及其制备方法、用途。全耗尽绝缘体上硅衬底的制备方法:在背衬硅层上形成氧化硅层;进行光刻和蚀刻,使氧化硅形成多条沟槽,并且沟槽贯穿氧化硅层且深入背衬硅层中,使背衬硅层的表面被分隔成多个硅线条,氧化硅层被分隔成多个氧化硅线条;形成硅顶层,硅顶层填充沟槽并覆盖氧化硅线条;减薄硅顶层;在硅顶层表面涂布光刻胶,图形化,以使覆盖氧化硅线条以及相邻氧化硅线条间隔区域的硅顶层表面曝露;进行氧注入;之后退火,以形成氧化硅隔离层。本发明制作的衬底能减小寄生电容,提高运行速度;还能降低漏电,具有更低的功耗;还能消除闩锁效应;还能抑制衬底脉冲电流干扰;同时引入应变。

    一种半导体器件的SSTA模型优化方法

    公开(公告)号:CN113128114A

    公开(公告)日:2021-07-16

    申请号:CN202110411630.8

    申请日:2021-04-16

    Abstract: 本发明涉及半导体技术领域,公开了一种半导体器件的SSTA模型优化方法,包括以下步骤:S1:向SSTA输入电晶体上的环形振荡器的路径延迟与其空间位置的假想关系曲线;S2:通过贝叶斯算法对电晶体上的环形振荡器的路径延迟进行学习;S3:使用SSTA对步骤S2中的学习结果进行分析,获取环形振荡器的路径延迟和其空间位置的实际关系曲线;在实际使用时,通过本发明可以对半导体器件制造的关键工艺参数进行排序,来筛选出重要的制程变异参,通过对重要的制程变异参数进行工艺制造过程改善或者材料改善,达到改善工艺良率和高频率MOSFET Amplifier效能提升。

    一种基于机器学习的半导体器件敏感性分析方法

    公开(公告)号:CN113065306A

    公开(公告)日:2021-07-02

    申请号:CN202110288543.8

    申请日:2021-03-18

    Abstract: 本发明公开了一种基于机器学习的半导体器件敏感性分析方法,其可实现半导体器件性能自动分析,可提高分析准确性,该方法基于环形振荡器实现,包括:获取半导体器件工艺参数,获取半导体器件电学性能参数,对半导体器件电学性能进行敏感性分析,对关键工艺参数进行相似性检验,筛选出重要的制程变异参数,环形振荡器包括开关、半导体器件组合、与半导体器件组合并联的延时电路、放大器,半导体器件组合包括若干串联的半导体器件,延时电路连接放大器的输入端,放大器的输出端为信号输出端,延时电路包括若干串联的延迟级,电学性能参数获取方法:通过控制环形振荡器,获取半导体器件的电学性能参数。

    潜在热点图形区域确定方法及光刻热点图形获取方法

    公开(公告)号:CN113009789A

    公开(公告)日:2021-06-22

    申请号:CN202110244338.1

    申请日:2021-03-05

    Abstract: 本发明公开了一种潜在热点图形区域确定方法及光刻热点图形获取方法,所述潜在热点图形区域确定方法包括:获取电路版图上的图形区域,对所述图形区域进行遍历并获取截断点;确定各相邻所述截断点的中心点为图形切割中心点;基于各所述图形切割中心获取潜在热点图形区域,其中,各所述潜在热点图形区域为以各所述图形切割中心点为中心,并以第一预设扩展距离形成的正方形区域,所述第一预设扩展距离为所述第一正方形区域的对角线长度的一半。可选出少量的潜在热点图形区域,并且可以提供足够的图形类别覆盖率,相较于普通模式和点聚类法两种方案,降低光刻友好设计的仿真面积和运算时间,提升LFD仿真加速效率,同时提高了光刻友好设计的精确度。

    车用电机的扭矩监控方法、装置以及汽车

    公开(公告)号:CN112787561A

    公开(公告)日:2021-05-11

    申请号:CN202110089690.2

    申请日:2021-01-22

    Abstract: 本发明涉及一种车用电机的扭矩监控方法、装置以及汽车,该方法包括:监测电机的转速,并判断电机的转速是否小于预先设定的转速阈值,如果小于,则基于电机的电流模型,根据电机的电流信号和转子位置信号,计算电机的估算扭矩;如果不小于,则基于电机的功率模型,根据电机矢量控制产生的PWM信号、电机控制器输入的直流母线电压信号和电机的驱动相电流信号,计算电机的估算扭矩;计算估算扭矩与电机的请求扭矩的差值,判断差值是否大于预先设定的差值阈值,如果大于,则输出电机发生扭矩违规信号,并触发相应的安全措施;如果不大于,则输出主控电机扭矩正常信号。上述方法可以提高监测的精准度。

Patent Agency Ranking