-
公开(公告)号：CN103325664A
公开(公告)日：2013-09-25
申请号：CN201210251905.7
申请日：2012-07-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027 , H01L21/033
CPC classification number: H01L21/0337 , H01L21/0338 , H01L21/3086 , H01L21/3088 , H01L21/31144 , H01L21/76816
Abstract: 本发明公开了一种半导体器件的形成方法，包括：在衬底之上提供第一掩模图案；形成与第一掩模图案的侧壁邻接的第一隔离物；去除第一掩模图案；形成与第一隔离物的侧壁邻接的第二隔离物；在衬底之上和第二隔离物之间形成填充层；以及在衬底之上形成第二掩模图案。
-
公开(公告)号：CN101980358B
公开(公告)日：2013-05-22
申请号：CN201010158581.3
申请日：2010-04-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762
CPC classification number: H01L21/76232
Abstract: 本发明提供一种隔离结构(isolation structure)的制法，且特别是有关于一种不存在缺角(divot)的隔离结构的电子元件。此种隔离结构的制法，包括以下步骤：形成垫氧化层(pad oxide layer)于基材的上表面上；形成开口于垫氧化层中，以暴露基材的一部分；蚀刻基材的暴露部分，以形成沟槽(trench)于该基材中；用绝缘体(insulator)填充沟槽；将垫氧化层的一表面与绝缘体的一表面暴露于气相混合物(vapor mixture)，其中气相混合物包括至少氨气(NH3)与含氟的化合物；以及于温度约100℃～200℃的条件下加热基材。本发明的方法可制作几乎不存在缺角的绝缘结构。
-
公开(公告)号：CN101673677B
公开(公告)日：2012-08-29
申请号：CN200910169153.8
申请日：2009-09-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/336
CPC classification number: H01L29/7848 , H01L21/28079 , H01L21/28088 , H01L21/28123 , H01L29/165 , H01L29/4958 , H01L29/4966 , H01L29/513 , H01L29/517 , H01L29/6653 , H01L29/6659 , H01L29/66636
Abstract: 本发明提供一种半导体制造方法，该方法包括在制造工艺中界定及/或修改栅极结构高度的步骤。上述栅极高度可在制造工艺中一个或以上的阶段，借由蚀刻包含于上述栅极结构中的多晶硅层的一部分而修改(例如降低)。本发明的方法包括于基板上形成一涂层，且该涂层覆盖上述栅极结构。上述涂层经回蚀而露出部分的上述栅极结构。上述栅极结构(例如多晶硅)经回蚀而降低该栅极结构的高度。本发明的制造方法可提供一较大的栅极蚀刻工艺容许度。此外，上述方法使栅极高度根据特定的装置目的而调整，允许在制造工艺中不同的阶段降低栅极高度。
-
公开(公告)号：CN101656207B
公开(公告)日：2012-06-27
申请号：CN200910166788.2
申请日：2009-08-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L27/092 , H01L29/49
CPC classification number: H01L27/092 , H01L21/28088 , H01L21/28194 , H01L21/823842 , H01L29/4966 , H01L29/517
Abstract: 本发明提供一种半导体装置的制造方法。此方法包含形成一栅极介电层于一半导体基材上，形成一盖层于栅极介电层之上或之下，形成一金属层于盖层上，金属层具有一第一功函数，对部分的金属层进行处理，以使该部分的金属层的功函数由第一功函数转变为第二功函数，及自具有该第一功函数的未经处理的部分的金属层形成第一金属栅极，及自具有第二功函数的经处理的部分的金属层形成一第二金属栅极。本发明的方法提供一种简单且具经济效益的单一金属层，以使NMOS及PMOS装置各自具有N型金属功函数及P型金属功函数。因此，使栅极图案化NMOS及PMOS装置变得较为简单。并且，所述的方法可与现有的CMOS技术制造流程相容，并因此可轻易地与现有的制造工艺设备及装置整合。
-
公开(公告)号：CN101794711B
公开(公告)日：2012-03-21
申请号：CN200910169145.3
申请日：2009-09-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/8238
CPC classification number: H01L21/823828 , H01L21/3221 , H01L29/4966 , H01L29/513 , H01L29/517
Abstract: 本发明提供一种半导体元件的制造方法，包括：于一基底前侧上的半导体基底的上方形成一界面层；于该界面层上形成高介电常数(high-k)介电层；于该高介电常数介电层上形成一盖层；于该盖层上形成一金属层；于该金属层上形成一第一多晶硅层；以及于该基底背侧上的半导体基底的上方形成一第二多晶硅层。
-
Patent Agency Ranking
公开(公告)号：CN101656207A
公开(公告)日：2010-02-24
申请号：CN200910166788.2
申请日：2009-08-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L27/092 , H01L29/49
CPC classification number: H01L27/092 , H01L21/28088 , H01L21/28194 , H01L21/823842 , H01L29/4966 , H01L29/517
Abstract: 本发明提供一种半导体装置的制造方法。此方法包含形成一栅极介电层于一半导体基材上，形成一盖层于栅极介电层之上或之下，形成一金属层于盖层上，金属层具有一第一功函数，对部分的金属层进行处理，以使该部分的金属层的功函数由第一功函数转变为第二功函数，及自具有该第一功函数的未经处理的部分的金属层形成第一金属栅极，及自具有第二功函数的经处理的部分的金属层形成一第二金属栅极。本发明的方法提供一种简单且具经济效益的单一金属层，以使NMOS及PMOS装置各自具有N型金属功函数及P型金属功函数。因此，使栅极图案化NMOS及PMOS装置变得较为简单。并且，所述的方法可与现有的CMOS技术制造流程相容，并因此可轻易地与现有的制造工艺设备及装置整合。
-
公开(公告)号：CN222366547U
公开(公告)日：2025-01-17
申请号：CN202420548873.5
申请日：2024-03-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H10D64/27 , H01L23/538
Abstract: 提供一种半导体结构，包含主动区域以及导体栅极。导体栅极覆盖于主动区域，其中导体栅极包含塞以及衬垫。塞具有上表面，上表面具有W型轮廓并定义了最低点。衬垫覆盖于上表面，其中衬垫沿着具有栅极界面区域的栅极界面接触塞，其中塞在上表面的最低点的水平剖面具有塞剖面区域，且其中栅极界面区域大于塞剖面区域。
-
公开(公告)号：CN221551887U
公开(公告)日：2024-08-16
申请号：CN202322288294.X
申请日：2023-08-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L29/06 , H01L29/78
Abstract: 一种半导体装置，包含半导体鳍片。半导体装置包含于半导体鳍片上的多个第一分隔物。半导体装置包含于半导体鳍片上的金属栅极结构，其至少被多个第一分隔物夹在中间。半导体装置包含接触金属栅极结构的栅极电极。金属栅极结构和栅极电极之间的界面具有以第一距离向半导体鳍片延伸的侧边部分和以第二距离向半导体鳍片延伸的中央部分，第一距离实质上小于第二距离。
-
公开(公告)号：CN221947164U
公开(公告)日：2024-11-01
申请号：CN202420432100.0
申请日：2024-03-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/10 , H01L29/423 , H01L27/092 , B82Y40/00
Abstract: 一种半导体装置，包含形成短通道装置及较长通道装置的栅极堆叠；在短通道装置及较长通道装置的栅极堆叠上方形成第一金属盖帽层，其中较长通道装置的第一金属盖帽层具有金属盖帽凹槽；在金属盖帽凹槽中形成第一介电盖帽层；移除短通道装置及较长通道装置的栅极堆叠及第一金属盖帽层的一部分；通过移除以在短通道装置中的间隔物之间形成第一通道凹槽且在较长通道装置中的间隔物与第一介电盖帽层之间形成第二通道凹槽；其中第一通道凹槽及第二通道凹槽中的每一者具有一宽度尺寸，且第一通道凹槽及第二通道凹槽的宽度尺寸之间的差值小于3nm。
-
-
-
-
-
-
-
-
-
Search Results
41
records
(took 0.031 seconds)
