堆叠半导体结构及其制造方法
    32.
    发明公开

    公开(公告)号:CN120021382A

    公开(公告)日:2025-05-20

    申请号:CN202411647436.X

    申请日:2024-11-18

    Abstract: 公开了堆叠器件结构的源极/漏极制造方法。形成源极/漏极堆叠件的示例方法可包括前侧和背侧工艺。前侧工艺可以包括形成前侧源极/漏极沟槽,在该沟槽中形成伪源极/漏极,以及在伪源极/漏极上方的前侧源极/漏极沟槽内形成上部源极/漏极。背侧工艺可以包括暴露伪源极/漏极的背侧,去除(部分或完全)伪源极/漏极形成背侧源极/漏极沟槽,在该沟槽中形成下部源极/漏极。伪源极/漏极可以由半导体或介电材料形成,并且伪源极/漏极的部分可以保留在上部和下部源极/漏极之间。在一些实施例中,背侧工艺包括用背侧绝缘结构替换衬底/台面,并相对于背侧绝缘结构选择性地去除伪源极/漏极。本申请的实施例还涉及堆叠半导体结构及其制造方法。

    集成电路结构及其制造方法
    33.
    发明公开

    公开(公告)号:CN119967900A

    公开(公告)日:2025-05-09

    申请号:CN202410739925.1

    申请日:2024-06-07

    Abstract: 本公开提供了根据一些实施例的集成电路(IC)结构。IC结构包括电路结构,具有形成在第一衬底上的半导体器件、半导体器件上方的互连结构;以及形成在第二衬底上的散热结构。第二衬底接合到电路结构,使得散热结构介于第一衬底和第二衬底之间。散热结构包括类金刚石碳(DLC)层。DLC层包括具有大晶粒尺寸的底部部分和具有细DLC晶粒尺寸的顶部部分。本公开还提供了根据一些实施例的制造集成电路(IC)结构的方法。

    半导体结构及其形成方法
    34.
    发明公开

    公开(公告)号:CN119922966A

    公开(公告)日:2025-05-02

    申请号:CN202411532122.5

    申请日:2024-10-30

    Abstract: 提供了半导体结构及其形成方法。根据本发明的方法包括:提供包括开口的中间结构,在开口上方共形地沉积金属衬垫,在金属衬垫上方沉积伪填充材料,使伪填充材料凹进,以使金属衬垫的一部分暴露出来,去除金属衬垫的暴露的部分,去除凹进的伪填充材料,以及在凹进的伪填充材料的去除之后,在开口上方沉积金属填充层。

    半导体器件及其形成方法
    35.
    发明公开

    公开(公告)号:CN119300456A

    公开(公告)日:2025-01-10

    申请号:CN202411294280.1

    申请日:2024-09-14

    Abstract: 形成半导体器件的方法包括在开口中沉积目标金属层。沉积目标金属层包括实施多个沉积循环。多个沉积循环的初始沉积循环包括:在开口中流动第一前体;在流动第一前体之后,在开口中流动第二前体;以及在开口中流动反应物。第一前体附接至开口中的上表面,并且第二前体附接至开口中的剩余表面。第一前体不与第二前体反应,并且反应物与第二前体以比反应物与第一前体反应大的速率反应。本申请的实施例还涉及半导体器件。

Patent Agency Ranking