-
公开(公告)号:CN101527272A
公开(公告)日:2009-09-09
申请号:CN200910003748.6
申请日:2009-02-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/66 , H01L21/67 , H01L21/306
CPC classification number: H01L21/67253 , H01L21/30604 , H01L21/6708 , H01L22/12 , H01L22/26 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种控制基材厚度的方法和处理基材的装置。该方法包括:自至少一个散布器散布至少一个蚀刻剂至一旋转基材的一表面上的多个不同的位置以实施蚀刻;监控于所述多个位置上该旋转基材的一厚度,使得当散布该蚀刻剂于各别的位置时,该旋转基材的厚度被监控,以及基于位于所述各别的位置上的该相对监控厚度,控制实施蚀刻的一相对量。
-
公开(公告)号:CN120021382A
公开(公告)日:2025-05-20
申请号:CN202411647436.X
申请日:2024-11-18
Applicant: 台湾积体电路制造股份有限公司
Abstract: 公开了堆叠器件结构的源极/漏极制造方法。形成源极/漏极堆叠件的示例方法可包括前侧和背侧工艺。前侧工艺可以包括形成前侧源极/漏极沟槽,在该沟槽中形成伪源极/漏极,以及在伪源极/漏极上方的前侧源极/漏极沟槽内形成上部源极/漏极。背侧工艺可以包括暴露伪源极/漏极的背侧,去除(部分或完全)伪源极/漏极形成背侧源极/漏极沟槽,在该沟槽中形成下部源极/漏极。伪源极/漏极可以由半导体或介电材料形成,并且伪源极/漏极的部分可以保留在上部和下部源极/漏极之间。在一些实施例中,背侧工艺包括用背侧绝缘结构替换衬底/台面,并相对于背侧绝缘结构选择性地去除伪源极/漏极。本申请的实施例还涉及堆叠半导体结构及其制造方法。
-
公开(公告)号:CN119967900A
公开(公告)日:2025-05-09
申请号:CN202410739925.1
申请日:2024-06-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H10D84/85 , H10D84/03 , H01L21/50 , H01L23/373 , H01L21/48
Abstract: 本公开提供了根据一些实施例的集成电路(IC)结构。IC结构包括电路结构,具有形成在第一衬底上的半导体器件、半导体器件上方的互连结构;以及形成在第二衬底上的散热结构。第二衬底接合到电路结构,使得散热结构介于第一衬底和第二衬底之间。散热结构包括类金刚石碳(DLC)层。DLC层包括具有大晶粒尺寸的底部部分和具有细DLC晶粒尺寸的顶部部分。本公开还提供了根据一些实施例的制造集成电路(IC)结构的方法。
-
公开(公告)号:CN119922966A
公开(公告)日:2025-05-02
申请号:CN202411532122.5
申请日:2024-10-30
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供了半导体结构及其形成方法。根据本发明的方法包括:提供包括开口的中间结构,在开口上方共形地沉积金属衬垫,在金属衬垫上方沉积伪填充材料,使伪填充材料凹进,以使金属衬垫的一部分暴露出来,去除金属衬垫的暴露的部分,去除凹进的伪填充材料,以及在凹进的伪填充材料的去除之后,在开口上方沉积金属填充层。
-
公开(公告)号:CN119300456A
公开(公告)日:2025-01-10
申请号:CN202411294280.1
申请日:2024-09-14
Applicant: 台湾积体电路制造股份有限公司
Abstract: 形成半导体器件的方法包括在开口中沉积目标金属层。沉积目标金属层包括实施多个沉积循环。多个沉积循环的初始沉积循环包括:在开口中流动第一前体;在流动第一前体之后,在开口中流动第二前体;以及在开口中流动反应物。第一前体附接至开口中的上表面,并且第二前体附接至开口中的剩余表面。第一前体不与第二前体反应,并且反应物与第二前体以比反应物与第一前体反应大的速率反应。本申请的实施例还涉及半导体器件。
-
-
公开(公告)号:CN111834296A
公开(公告)日:2020-10-27
申请号:CN202010598629.6
申请日:2015-07-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/78 , H01L25/065 , H01L21/50 , H01L21/60 , H01L23/482 , H01L21/02 , H01L21/306 , H01L21/3065
Abstract: 本发明的实施例提供了半导体器件和制造方法。在实施例中,在半导体晶圆内形成第一半导体器件和第二半导体器件,并且图案化第一半导体器件和第二半导体器件之间的划线区。然后,在划线区内利用分割工艺以将第一半导体器件与第二半导体器件分割开。然后将第一半导体器件和第二半导体器件接合至第二半导体衬底并且被减薄以从第一半导体器件和第二半导体器件去除延伸区。本发明涉及半导体器件和方法。
-
公开(公告)号:CN103811415B
公开(公告)日:2016-12-28
申请号:CN201310100067.8
申请日:2013-03-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/48
CPC classification number: H01L23/528 , H01L21/02107 , H01L21/76898 , H01L23/481 , H01L23/50 , H01L23/5226 , H01L23/53238 , H01L2924/0002 , H01L2924/00
Abstract: 具有改进的形貌控制的衬底通孔形成。一种器件包括衬底和位于衬底上方的互连结构。互连结构包括层间电介质(ILD)和形成在ILD上方的第一金属间电介质(IMD)。在IMD处形成延伸穿过互连结构至衬底中第一深度的衬底通孔(TSV)。在IMD处形成邻接TSV并延伸至互连结构中第二深度的金属焊盘,其中第二深度小于第一深度。通过金属焊盘形成与TSV的连接件。
-
公开(公告)号:CN106206499A
公开(公告)日:2016-12-07
申请号:CN201510298785.X
申请日:2015-06-03
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L24/94 , H01L21/30608 , H01L21/486 , H01L21/561 , H01L21/76898 , H01L21/78 , H01L23/3114 , H01L23/481 , H01L23/5226 , H01L23/525 , H01L24/03 , H01L24/19 , H01L24/20 , H01L24/80 , H01L24/92 , H01L24/97 , H01L25/0657 , H01L2224/8001 , H01L2224/80896 , H01L2224/80948 , H01L2224/9222 , H01L2224/97 , H01L2225/06541 , H01L2225/06544 , H01L2224/80001 , H01L2224/19
Abstract: 本发明提供了半导体器件和方法,该方法利用单个掩模来形成用于衬底通孔以及介电通孔的开口。在实施例中,在第一半导体器件和第二半导体器件上方和之间沉积接触蚀刻停止层。在第一半导体器件和第二半导体器件之间的接触蚀刻停止层上方沉积介电材料。利用接触蚀刻停止层和介电材料的不同材料,使得单个掩模可以用于形成穿过第一半导体器件的衬底通孔并且以形成穿过介电材料的介电通孔。
-
公开(公告)号:CN102832200B
公开(公告)日:2016-01-20
申请号:CN201110382468.8
申请日:2011-11-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L21/768
CPC classification number: H01L21/76898 , H01L23/481 , H01L23/53223 , H01L23/53238 , H01L2924/0002 , H01L2924/00
Abstract: 一种半导体结构包括设置在衬底上方的介电层。金属线被设置在介电层中。硅通孔(TSV)结构连续地延伸穿过介电层和衬底。金属线的表面与TSV结构的表面基本上齐平。本发明还提供了一种半导体结构及其形成方法。
-
-
-
-
-
-
-
-
-