公开(公告)号：CN106952967A

公开(公告)日：2017-07-14

申请号：CN201611115520.2

申请日：2016-12-07

申请人： 精工爱普生株式会社

发明人： 桑泽和伸 ,  佐久间盛敬 ,  新田博明 ,  関泽充生 ,  远藤刚廣

IPC分类号： H01L29/92 ,  H01L29/94 ,  H01L27/06 ,  H01L29/06

CPC分类号： H01L21/761 ,  H01L21/2253 ,  H01L21/8224 ,  H01L21/8228 ,  H01L27/0676 ,  H01L27/0814 ,  H01L27/0821 ,  H01L27/0922 ,  H01L29/0626 ,  H01L29/0684 ,  H01L29/0692 ,  H01L29/0878 ,  H01L29/1083 ,  H01L29/42368 ,  H01L29/66106 ,  H01L29/66181 ,  H01L29/6625 ,  H01L29/66272 ,  H01L29/66681 ,  H01L29/732 ,  H01L29/735 ,  H01L29/7816 ,  H01L29/866 ,  H01L29/94 ,  H01L29/92

摘要： 本发明涉及一种半导体装置及其制造方法，该半导体装置混装有具有所需的击穿电压的齐纳二极管或减少了电容的电压依赖性的电容器，从而能够实现多样的电路。该半导体装置具备：半导体层；第一导电型的阱，其被配置在半导体层的第一区域内；第一导电型的第一杂质扩散区，其被配置在阱中；第一导电型的第二杂质扩散区，其被配置在半导体层的第二区域内；绝缘膜，其被配置在第二杂质扩散区上；电极，其被配置在绝缘膜上；第二导电型的第三杂质扩散区，其被配置在至少第一杂质扩散区上。

公开(公告)号：CN106298979A

公开(公告)日：2017-01-04

申请号：CN201510257420.2

申请日：2015-05-19

申请人： 北大方正集团有限公司 ,  深圳方正微电子有限公司

发明人： 贺冠中

IPC分类号： H01L29/92 ,  H01L29/04 ,  H01L21/328

CPC分类号： H01L29/92 ,  H01L29/04 ,  H01L29/66083

摘要： 本发明涉及一种多晶硅电容及制造方法，其中方法包括：在不掺杂的多晶硅层的底层注入导电杂质，形成多晶硅电容的低阻值的下极板，在不掺杂的多晶硅层的中层注入绝缘杂质，形成多晶硅电容的绝缘介质层，在不掺杂的多晶硅层的上层注入所述导电杂质，形成多晶硅电容的低阻值的上极板，形成多晶硅电容，只需要生成一层多晶硅层，从而缩短了制造时间，降低了制造成本，减少了多晶硅电容的厚度。

公开(公告)号：CN105679840A

公开(公告)日：2016-06-15

申请号：CN201610222065.X

申请日：2016-04-11

申请人： 南京大学

发明人： 颜志波 ,  刘俊明

IPC分类号： H01L29/92 ,  C23C14/34 ,  C23C14/35 ,  C23C14/28

CPC分类号： H01L29/92 ,  C23C14/28 ,  C23C14/34 ,  C23C14/35

摘要： 本发明公开了一种新型贴片式忆容器，包括自下至上依次设置的硅衬底、第一金属薄膜、第一氧化物薄膜、第二氧化物薄膜和第二金属薄膜，其中，所述第一金属包括Au、Cu、Pt、Ag、Co中的一种，所述第一氧化物包括TiO2、HfO2、TaO2、SrTi1-xNbxO3中的一种，0

公开(公告)号：CN105140305A

公开(公告)日：2015-12-09

申请号：CN201510565641.6

申请日：2015-09-08

申请人： 福建省福芯电子科技有限公司

发明人： 李育超 ,  王熹伟

IPC分类号： H01L29/92 ,  H01L25/00 ,  H01G4/005 ,  H01G4/008 ,  H01G4/018 ,  H01G4/06

CPC分类号： H01L29/92 ,  H01G4/005 ,  H01G4/008 ,  H01G4/018 ,  H01G4/06 ,  H01L25/00

摘要： 本发明提供高性能高压平板电容及退磁采样电路，其中高性能高压平板电容包括上极板和下极板，所述上极板置于下极板上方，所述上极板为金属导电板，下极板为低掺杂N型半导体板，上极板和下极板之间从下到上依次设置有第一介质层和第二介质层，第二介质层中设置有金属区，下极板中设置有重掺杂N型半导体区，第一介质层设置有连接金属区和重掺杂N型半导体区的导电通孔。本发明的高压平板电容可作为退磁采样器件，在AC/DC LED驱动等应用设计中可使用本发明器件进行退磁采样，不需要额外退磁采样器件浪费芯片面积，同时该高压电容可根据需要调节。

公开(公告)号：CN102082171B

公开(公告)日：2015-12-02

申请号：CN201010271741.5

申请日：2010-09-03

申请人： 海力士半导体有限公司

发明人： 都官佑 ,  李起正 ,  朴京雄 ,  李正烨

IPC分类号： H01L29/45 ,  H01L21/28 ,  H01L29/92 ,  H01L21/02

CPC分类号： H01L29/4966 ,  H01L28/75 ,  H01L29/47 ,  H01L29/92 ,  H01L29/94

摘要： 本发明的半导体器件的电极包括TiCN层和TiN层。本发明的制造半导体器件电极的方法包括制备衬底、形成TiCN层和形成TiN层。

公开(公告)号：CN103915376A

公开(公告)日：2014-07-09

申请号：CN201310553483.3

申请日：2013-11-08

申请人： 爱思开海力士有限公司

发明人： 卢一喆 ,  李钟旼

IPC分类号： H01L21/768 ,  H01L23/522

CPC分类号： H01L21/7682 ,  H01L21/28008 ,  H01L21/764 ,  H01L21/76877 ,  H01L21/76886 ,  H01L27/10823 ,  H01L27/10855 ,  H01L29/92

摘要： 一种制造半导体器件的方法包括以下步骤：在衬底之上形成多个半导体结构；在半导体结构之上形成层间电介质层；刻蚀层间电介质层，并且在半导体结构之间限定开口部分以暴露衬底的表面；在开口部分的侧壁上形成牺牲间隔件；在开口部分中形成导电层图案；以及使导电层图案和牺牲间隔件相互反应，并且在开口部分的侧壁上限定气隙。

公开(公告)号：CN100499042C

公开(公告)日：2009-06-10

申请号：CN200580013372.7

申请日：2005-02-23

申请人： 英飞凌科技股份公司

发明人： T·约翰逊

IPC分类号： H01L21/329 ,  H01L27/082

CPC分类号： H01L29/92 ,  H01L27/0658 ,  H01L29/66181 ,  H01L29/94

摘要： 一种用于制作单片式集成SOI衬底电容器的方法包括如下步骤：形成绝缘沟槽(14)，所述绝缘沟槽(14)向下延伸至绝缘体(11)并环绕SOI结构的单晶硅(13)的区域(13′)，对所述单晶硅区域进行掺杂，在所述单晶硅区域的一部分上形成优选为氮化物的绝缘层区域(17′)，在所述绝缘层区域(17′)上形成掺杂的硅层区域(18)，以及在所述单晶硅区域上形成绝缘的外部侧壁间隔物(61)，其中所述外部侧壁间隔物环绕所述掺杂的硅层区域以在所述掺杂的硅层区域与所述单晶硅区域的暴露部分之间提供隔离。所述单晶硅区域(13′)、所述绝缘层区域(17′)及所述掺杂的硅层区域(18)构成所述电容器的下部电极、电介质及上部电极。

公开(公告)号：CN100377352C

公开(公告)日：2008-03-26

申请号：CN200510003726.1

申请日：2005-01-06

申请人： 株式会社东芝

发明人： 桧山薰 ,  佐贯朋也 ,  藤井修

IPC分类号： H01L27/00 ,  H01L21/8234

CPC分类号： H01L21/823807 ,  H01L27/0629 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/10829 ,  H01L27/10894 ,  H01L29/92

摘要： 在同一衬底上边形成了CMOS器件等和存储器等的情况下，提高CMOS器件的载流子迁移率，而且防止存储器的可靠性因漏电流而降低。本发明的半导体器件包括：具有第1区域和与上述第1区域相邻的第2区域、且在表面上具有第1硅层的衬底；设置在上述第1区域的上述第1硅层的上边的第2硅层；具有比上述第2硅层大的晶格常数，设置在上述第2区域的上述第1硅层的上边的缓和层；以及具有与上述缓和层大致相同的晶格常数、设置在上述缓和层的上边的应变硅层。

公开(公告)号：CN108365019A

公开(公告)日：2018-08-03

申请号：CN201810142411.2

申请日：2018-02-11

申请人： 中国工程物理研究院电子工程研究所

发明人： 曾建平 ,  李倩 ,  安宁 ,  谭为

IPC分类号： H01L29/92 ,  H01L29/93 ,  H01L29/417 ,  H01L21/329

CPC分类号： H01L29/92 ,  H01L29/417 ,  H01L29/6609 ,  H01L29/93

摘要： 本发明提供了一种横向结构的半导体异质结变容管装置，旨在解决现有金属电极不与异质结的二维电子气形成直接的肖特基接触导致结电容、串联电阻过大和器件频率太低的问题。本发明包括衬底、缓冲层半导体、异质结半导体结构、帽层半导体、介质层、金属阳极和金属阴极；质结半导体结构均由沟道层和势垒层组成，沟道层上存在有二维电子气；异质结半导体结构上表面开设有凹槽，金属阳极和金属阴极分别位于不同的凹槽内，金属阳极和金属阴极均与凹槽侧壁形成肖特基接触。金属阳极和金属阴极均与异质结半导体结构的二维电子气形成一维肖特基接触的横向结构变容管，大幅降低了变容管的零偏电容和串联电阻，并显著提高了电容的非线性，提升器件高频特性。

公开(公告)号：CN106298980A

公开(公告)日：2017-01-04

申请号：CN201510322889.X

申请日：2015-06-12

申请人： 力晶科技股份有限公司

发明人： 车行远 ,  薛杏岚

IPC分类号： H01L29/92 ,  H01L23/522 ,  H01L21/02

CPC分类号： H01L28/82 ,  H01L21/28568 ,  H01L21/31144 ,  H01L21/32115 ,  H01L21/32139 ,  H01L21/76802 ,  H01L21/76877 ,  H01L23/5223 ,  H01L28/87 ,  H01L29/92 ,  H01L21/02 ,  H01L23/522

摘要： 本发明公开一种电容器结构及其制造方法，该电容器结构包括：基底、介电层、第一导体层以及杯状电容器。介电层位于基底上。第一导体层位于介电层中。杯状电容器贯穿第一导体层且位于介电层中。杯状电容器包括下电极、电容介电层以及上电极。下电极的两侧壁与第一导体层电连接。电容介电层覆盖下电极的表面。上电极覆盖电容介电层的表面。电容介电层配置在上电极与下电极之间。下电极的顶面低于上电极的顶面。本发明另提供一种电容器结构的制造方法。