-
公开(公告)号：CN106952967A
公开(公告)日：2017-07-14
申请号：CN201611115520.2
申请日：2016-12-07
Applicant: 精工爱普生株式会社
CPC classification number: H01L21/761 , H01L21/2253 , H01L21/8224 , H01L21/8228 , H01L27/0676 , H01L27/0814 , H01L27/0821 , H01L27/0922 , H01L29/0626 , H01L29/0684 , H01L29/0692 , H01L29/0878 , H01L29/1083 , H01L29/42368 , H01L29/66106 , H01L29/66181 , H01L29/6625 , H01L29/66272 , H01L29/66681 , H01L29/732 , H01L29/735 , H01L29/7816 , H01L29/866 , H01L29/94 , H01L29/92
Abstract: 本发明涉及一种半导体装置及其制造方法，该半导体装置混装有具有所需的击穿电压的齐纳二极管或减少了电容的电压依赖性的电容器，从而能够实现多样的电路。该半导体装置具备：半导体层；第一导电型的阱，其被配置在半导体层的第一区域内；第一导电型的第一杂质扩散区，其被配置在阱中；第一导电型的第二杂质扩散区，其被配置在半导体层的第二区域内；绝缘膜，其被配置在第二杂质扩散区上；电极，其被配置在绝缘膜上；第二导电型的第三杂质扩散区，其被配置在至少第一杂质扩散区上。
-
公开(公告)号：CN106469659A
公开(公告)日：2017-03-01
申请号：CN201610676908.3
申请日：2016-08-16
Applicant: 精工爱普生株式会社
CPC classification number: H01L24/04 , H01L24/03 , H01L24/05 , H01L24/06 , H01L24/07 , H01L24/08 , H01L24/09 , H01L24/11 , H01L24/12 , H01L24/13 , H01L24/14 , H01L24/15 , H01L24/16 , H01L24/17 , H01L24/43 , H01L24/47 , H01L24/48 , H01L24/49 , H01L2224/0391 , H01L2224/0392 , H01L2224/0401 , H01L2224/04042 , H01L2224/05541 , H01L2224/05552 , H01L2224/05555 , H01L2224/05556 , H01L2224/05557 , H01L2224/05567 , H01L2224/05624 , H01L2224/48463 , H01L2224/81191 , H01L2224/81201 , H01L2924/00014 , H01L2924/3512 , H01L2924/2064 , H01L2924/00012 , H01L2224/45099
Abstract: 本发明提供一种即使在元件上形成衬垫也能够防止元件的破坏的半导体装置。半导体装置包括：元件，其被配置于基板上；第一绝缘层；第一衬垫(a)以及第二衬垫(b)，其被配置于第一绝缘层上，且位于元件的上方；第二绝缘层，其被配置于第一绝缘层上、所述第一以及第二衬垫的各自的侧面上及上表面上，第二绝缘层具有位于所述第一以及第二衬垫的各自的上表面上的开口部。所述第一以及第二衬垫的各自的厚度为2μm以上，所述第二绝缘层的厚度为所述第一以及第二衬垫的各自的厚度的2/5倍以下，所述第一衬垫与所述第二衬垫之间的距离为所述第一以及第二衬垫的各自的厚度的4倍以上。
-
公开(公告)号：CN106952967B
公开(公告)日：2021-08-10
申请号：CN201611115520.2
申请日：2016-12-07
Applicant: 精工爱普生株式会社
Abstract: 本发明涉及一种半导体装置及其制造方法，该半导体装置混装有具有所需的击穿电压的齐纳二极管或减少了电容的电压依赖性的电容器，从而能够实现多样的电路。该半导体装置具备：半导体层；第一导电型的阱，其被配置在半导体层的第一区域内；第一导电型的第一杂质扩散区，其被配置在阱中；第一导电型的第二杂质扩散区，其被配置在半导体层的第二区域内；绝缘膜，其被配置在第二杂质扩散区上；电极，其被配置在绝缘膜上；第二导电型的第三杂质扩散区，其被配置在至少第一杂质扩散区上。
-
公开(公告)号：CN111682745A
公开(公告)日：2020-09-18
申请号：CN202010156762.6
申请日：2020-03-09
Applicant: 精工爱普生株式会社
IPC: H02M1/32 , H02M7/537 , H02P23/20 , H02P23/24 , H02P25/16 , H02P29/024 , H02P29/028 , H02P29/032
Abstract: 提供驱动控制装置、驱动电路以及移动体，驱动控制装置包含：第1输出节点，其与高侧晶体管的栅极节点连接；第2输出节点，其与驱动节点连接；第1晶体管，其设置在第1电源节点与所述第1输出节点之间；以及电流限制电路和第2晶体管，它们串联设置在第1输出节点与第2输出节点之间，电流限制电路将从驱动节点朝向第1输出节点的电流限制为规定值。电流限制电路例如是方向与第2晶体管相反的晶体管。
-
公开(公告)号：CN111682745B
公开(公告)日：2023-03-28
申请号：CN202010156762.6
申请日：2020-03-09
Applicant: 精工爱普生株式会社
IPC: H02M1/32 , H02M7/537 , H02P23/20 , H02P23/24 , H02P25/16 , H02P29/024 , H02P29/028 , H02P29/032
Abstract: 提供驱动控制装置、驱动电路以及移动体，驱动控制装置包含：第1输出节点，其与高侧晶体管的栅极节点连接；第2输出节点，其与驱动节点连接；第1晶体管，其设置在第1电源节点与所述第1输出节点之间；以及电流限制电路和第2晶体管，它们串联设置在第1输出节点与第2输出节点之间，电流限制电路将从驱动节点朝向第1输出节点的电流限制为规定值。电流限制电路例如是方向与第2晶体管相反的晶体管。
-
Patent Agency Ranking
公开(公告)号：CN107017291A
公开(公告)日：2017-08-04
申请号：CN201611116192.8
申请日：2016-12-07
Applicant: 精工爱普生株式会社
IPC: H01L29/735 , H01L29/866 , H01L29/06 , H01L21/329 , H01L21/336
CPC classification number: H01L29/0615 , H01L21/8224 , H01L21/8228 , H01L27/0814 , H01L27/0821 , H01L27/0922 , H01L29/0626 , H01L29/0692 , H01L29/0878 , H01L29/1083 , H01L29/1095 , H01L29/42368 , H01L29/66106 , H01L29/66181 , H01L29/6625 , H01L29/66272 , H01L29/66681 , H01L29/732 , H01L29/735 , H01L29/7816 , H01L29/866 , H01L29/94 , H01L29/0619
Abstract: 本发明涉及一种半导体装置及其制造方法，其混装有多个不同种类的电路元件从而实现多样的电路。该半导体装置具备：第一导电型的半导体基板；配置在半导体基板中的第二导电型的第一及第二埋入扩散层；配置在半导体基板上的半导体层；配置在半导体层中且在第一埋入扩散层上于俯视观察时包围半导体层的第一区域的第二导电型的第一杂质扩散区；配置在半导体层的第二埋入扩散层上的第二导电型的第二杂质扩散区；配置在半导体层的第一区域内的第二导电型的第一阱；配置在半导体层中与第二杂质扩散区相接的第二区域内的第一导电型的第二阱；配置在第一阱中的第一导电型的第三及第四杂质扩散区；配置在第二阱中的第一导电型的第五杂质扩散区。
-
公开(公告)号：CN104979348A
公开(公告)日：2015-10-14
申请号：CN201510155592.9
申请日：2015-04-02
Applicant: 精工爱普生株式会社
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238 , H01L29/78 , H01L29/06
CPC classification number: H01L27/0922 , H01L21/823807 , H01L21/823814 , H01L21/82385 , H01L27/088 , H01L21/8234 , H01L21/8238 , H01L27/0928 , H01L29/0638 , H01L29/7816
Abstract: 本发明提供一种半导体装置及其制造方法。该半导体装置具备：P沟道DMOS晶体管，其具备N型栅电极；P沟道MOS晶体管，其具备P型栅电极；N沟道MOS晶体管，其具备N型栅电极。优选为，P沟道DMOS晶体管的N型栅电极具有：位于P沟道DMOS晶体管的源极侧的第一端部；和位于P沟道DMOS晶体管的漏极侧的第二端部，并且P沟道DMOS晶体管在第一端部处具有P型扩散层。
-
公开(公告)号：CN107017291B
公开(公告)日：2021-09-17
申请号：CN201611116192.8
申请日：2016-12-07
Applicant: 精工爱普生株式会社
IPC: H01L29/735 , H01L29/866 , H01L29/06 , H01L21/329 , H01L21/336
Abstract: 本发明涉及一种半导体装置及其制造方法，其混装有多个不同种类的电路元件从而实现多样的电路。该半导体装置具备：第一导电型的半导体基板；配置在半导体基板中的第二导电型的第一及第二埋入扩散层；配置在半导体基板上的半导体层；配置在半导体层中且在第一埋入扩散层上于俯视观察时包围半导体层的第一区域的第二导电型的第一杂质扩散区；配置在半导体层的第二埋入扩散层上的第二导电型的第二杂质扩散区；配置在半导体层的第一区域内的第二导电型的第一阱；配置在半导体层中与第二杂质扩散区相接的第二区域内的第一导电型的第二阱；配置在第一阱中的第一导电型的第三及第四杂质扩散区；配置在第二阱中的第一导电型的第五杂质扩散区。
-
公开(公告)号：CN106469659B
公开(公告)日：2021-08-10
申请号：CN201610676908.3
申请日：2016-08-16
Applicant: 精工爱普生株式会社
Abstract: 本发明提供一种即使在元件上形成衬垫也能够防止元件的破坏的半导体装置。半导体装置包括：元件，其被配置于基板上；第一绝缘层；第一衬垫(a)以及第二衬垫(b)，其被配置于第一绝缘层上，且位于元件的上方；第二绝缘层，其被配置于第一绝缘层上、所述第一以及第二衬垫的各自的侧面上及上表面上，第二绝缘层具有位于所述第一以及第二衬垫的各自的上表面上的开口部。所述第一以及第二衬垫的各自的厚度为2μm以上，所述第二绝缘层的厚度为所述第一以及第二衬垫的各自的厚度的2/5倍以下，所述第一衬垫与所述第二衬垫之间的距离为所述第一以及第二衬垫的各自的厚度的4倍以上。
-
公开(公告)号：CN104979348B
公开(公告)日：2019-05-07
申请号：CN201510155592.9
申请日：2015-04-02
Applicant: 精工爱普生株式会社
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238 , H01L29/78 , H01L29/06
Abstract: 本发明提供一种半导体装置及其制造方法。该半导体装置具备：P沟道DMOS晶体管，其具备N型栅电极；P沟道MOS晶体管，其具备P型栅电极；N沟道MOS晶体管，其具备N型栅电极。优选为，P沟道DMOS晶体管的N型栅电极具有：位于P沟道DMOS晶体管的源极侧的第一端部；和位于P沟道DMOS晶体管的漏极侧的第二端部，并且P沟道DMOS晶体管在第一端部处具有P型扩散层。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.021 seconds)
