-
公开(公告)号：CN105990387B
公开(公告)日：2021-03-30
申请号：CN201610134503.7
申请日：2016-03-09
Applicant: 精工爱普生株式会社
IPC: H01L27/146
Abstract: 本发明为一种固体摄像元件，其包括：P阱(12)；栅绝缘膜(19)；栅电极(20)；P+型的引脚层(22)，其位于与所述栅电极的第一端部(20a)相比靠外侧的P阱中；P‑型杂质区域(17)，其至少位于与栅电极的第一端部相比靠内侧的所述P阱中，且与所述引脚层接触；N‑型杂质区域(15)，其位于所述引脚层以及所述P‑型杂质区域下方的所述P阱中，且在与所述P‑型杂质区域接触的同时与所述栅绝缘膜接触；N+型杂质区域(24)，其位于所述栅电极的第二端部(20b)的下方的所述P阱中。
-
公开(公告)号：CN105990388A
公开(公告)日：2016-10-05
申请号：CN201610150684.2
申请日：2016-03-16
Applicant: 精工爱普生株式会社
IPC: H01L27/146 , H01L21/8238
CPC classification number: H01L27/14643 , H01L27/14601 , H01L27/14607 , H01L27/1461 , H01L27/14612 , H01L27/14614 , H01L27/14616 , H01L27/14689 , H01L21/8238
Abstract: 本发明涉及一种固态成像元件及其制造方法。所述固态成像元件包括：P阱(12)；栅极绝缘膜(19)；栅电极(20)；P+型的钉扎层(22)，其位于与所述栅电极的第一端部(20a)相比靠外侧的P阱内；P－型杂质区域(17)，其至少位于与栅电极的第一端部相比靠内侧的P阱内，且与钉扎层相接；N－型杂质区域(15a)，其与P－型杂质区域(17)相接且与栅极绝缘膜相接；N－－型杂质区域(15)，其在俯视观察时包围N－型杂质区域(15a)的至少一部分。
-
公开(公告)号：CN105990388B
公开(公告)日：2021-07-09
申请号：CN201610150684.2
申请日：2016-03-16
Applicant: 精工爱普生株式会社
IPC: H01L27/146 , H01L21/8238
Abstract: 本发明涉及一种固态成像元件及其制造方法。所述固态成像元件包括：P阱(12)；栅极绝缘膜(19)；栅电极(20)；P+型的钉扎层(22)，其位于与所述栅电极的第一端部(20a)相比靠外侧的P阱内；P－型杂质区域(17)，其至少位于与栅电极的第一端部相比靠内侧的P阱内，且与钉扎层相接；N－型杂质区域(15a)，其与P－型杂质区域(17)相接且与栅极绝缘膜相接；N－－型杂质区域(15)，其在俯视观察时包围N－型杂质区域(15a)的至少一部分。
-
公开(公告)号：CN105990387A
公开(公告)日：2016-10-05
申请号：CN201610134503.7
申请日：2016-03-09
Applicant: 精工爱普生株式会社
IPC: H01L27/146
CPC classification number: H01L27/14643 , H01L27/14607 , H01L27/14612 , H01L27/14616 , H01L27/14689
Abstract: 本发明为一种固体摄像元件，其包括：P阱(12)；栅绝缘膜(19)；栅电极(20)；P+型的引脚层(22)，其位于与所述栅电极的第一端部(20a)相比靠外侧的P阱中；P‑型杂质区域(17)，其至少位于与栅电极的第一端部相比靠内侧的所述P阱中，且与所述引脚层接触；N‑型杂质区域(15)，其位于所述引脚层以及所述P‑型杂质区域下方的所述P阱中，且在与所述P‑型杂质区域接触的同时与所述栅绝缘膜接触；N+型杂质区域(24)，其位于所述栅电极的第二端部(20b)的下方的所述P阱中。
-
公开(公告)号：CN104979348A
公开(公告)日：2015-10-14
申请号：CN201510155592.9
申请日：2015-04-02
Applicant: 精工爱普生株式会社
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238 , H01L29/78 , H01L29/06
CPC classification number: H01L27/0922 , H01L21/823807 , H01L21/823814 , H01L21/82385 , H01L27/088 , H01L21/8234 , H01L21/8238 , H01L27/0928 , H01L29/0638 , H01L29/7816
Abstract: 本发明提供一种半导体装置及其制造方法。该半导体装置具备：P沟道DMOS晶体管，其具备N型栅电极；P沟道MOS晶体管，其具备P型栅电极；N沟道MOS晶体管，其具备N型栅电极。优选为，P沟道DMOS晶体管的N型栅电极具有：位于P沟道DMOS晶体管的源极侧的第一端部；和位于P沟道DMOS晶体管的漏极侧的第二端部，并且P沟道DMOS晶体管在第一端部处具有P型扩散层。
-
Patent Agency Ranking
公开(公告)号：CN106373972B
公开(公告)日：2021-12-21
申请号：CN201610580088.8
申请日：2016-07-21
Applicant: 精工爱普生株式会社
IPC: H01L27/146 , H01L29/06
Abstract: 本发明涉及一种固态成像元件及其制造方法。所述固态成像元件具备：第一导电型的半导体层；栅极绝缘膜，其位于半导体层上；栅电极，其位于栅极绝缘膜上；第二导电型的第一杂质区域，其位于半导体层内，并且至少位于在俯视观察时与栅电极的第一端部相比靠外侧的区域内；第二导电型的第二杂质区域，其位于半导体层内，并且位于在俯视观察时与栅电极的对置于第一端部的第二端部相比靠外侧以及内侧的区域内；第一导电型的第三杂质区域，其位于半导体层内，并且位于在俯视观察时与栅电极的第二端部相比靠外侧的第二杂质区域的上层，且与第二杂质区域相接。
-
公开(公告)号：CN104347719B
公开(公告)日：2018-09-28
申请号：CN201410380207.6
申请日：2014-08-04
Applicant: 精工爱普生株式会社
Inventor： 桑沢和伸
Abstract: 本发明涉及一种半导体装置。所述半导体装置具备：N型阱(13)、P型体扩散层(14)、N+型源极扩散层(18)、N+型漏极扩散层(19)以及P+型体接触区(32)，多个P+型体接触区(32)沿着栅极电极(17a、17b)而设置，多个第一接触孔(25)沿着所述栅极电极而设置，多个第二接触孔(27)沿着所述栅极电极而设置，多个P+型体接触区(32)的间距大于多个第一接触孔(25)的间距。
-
公开(公告)号：CN106469659A
公开(公告)日：2017-03-01
申请号：CN201610676908.3
申请日：2016-08-16
Applicant: 精工爱普生株式会社
CPC classification number: H01L24/04 , H01L24/03 , H01L24/05 , H01L24/06 , H01L24/07 , H01L24/08 , H01L24/09 , H01L24/11 , H01L24/12 , H01L24/13 , H01L24/14 , H01L24/15 , H01L24/16 , H01L24/17 , H01L24/43 , H01L24/47 , H01L24/48 , H01L24/49 , H01L2224/0391 , H01L2224/0392 , H01L2224/0401 , H01L2224/04042 , H01L2224/05541 , H01L2224/05552 , H01L2224/05555 , H01L2224/05556 , H01L2224/05557 , H01L2224/05567 , H01L2224/05624 , H01L2224/48463 , H01L2224/81191 , H01L2224/81201 , H01L2924/00014 , H01L2924/3512 , H01L2924/2064 , H01L2924/00012 , H01L2224/45099
Abstract: 本发明提供一种即使在元件上形成衬垫也能够防止元件的破坏的半导体装置。半导体装置包括：元件，其被配置于基板上；第一绝缘层；第一衬垫(a)以及第二衬垫(b)，其被配置于第一绝缘层上，且位于元件的上方；第二绝缘层，其被配置于第一绝缘层上、所述第一以及第二衬垫的各自的侧面上及上表面上，第二绝缘层具有位于所述第一以及第二衬垫的各自的上表面上的开口部。所述第一以及第二衬垫的各自的厚度为2μm以上，所述第二绝缘层的厚度为所述第一以及第二衬垫的各自的厚度的2/5倍以下，所述第一衬垫与所述第二衬垫之间的距离为所述第一以及第二衬垫的各自的厚度的4倍以上。
-
公开(公告)号：CN105990389A
公开(公告)日：2016-10-05
申请号：CN201610151117.9
申请日：2016-03-16
Applicant: 精工爱普生株式会社
IPC: H01L27/146
CPC classification number: H01L27/14643 , H01L21/26513 , H01L21/26586 , H01L21/266 , H01L27/14601 , H01L27/14603 , H01L27/14607 , H01L27/1461 , H01L27/14612 , H01L27/14614 , H01L27/14616 , H01L27/14689 , H01L29/36 , H04N5/335 , H01L27/14679
Abstract: 本发明涉及一种固态成像元件及其制造方法。所述固态成像元件包括：P阱(12)；栅极绝缘膜(19)；栅电极(20)；P+型的钉扎层(22)，其位于与所述栅电极的第一端部(20a)相比靠外侧的P阱内；P－型杂质区域(17)，其至少位于与栅电极的第一端部相比靠内侧的P阱内，且与钉扎层相接；N‑型杂质区域(15a)，其位于钉扎层以及P‑型杂质区域(17)的下方的所述半导体层内；N‑‑型杂质区域(15)，其与栅极绝缘膜及P‑型杂质区域(17)分别相接，且在俯视观察时位于N‑型杂质区域(15a)的周围。
-
公开(公告)号：CN106469659B
公开(公告)日：2021-08-10
申请号：CN201610676908.3
申请日：2016-08-16
Applicant: 精工爱普生株式会社
Abstract: 本发明提供一种即使在元件上形成衬垫也能够防止元件的破坏的半导体装置。半导体装置包括：元件，其被配置于基板上；第一绝缘层；第一衬垫(a)以及第二衬垫(b)，其被配置于第一绝缘层上，且位于元件的上方；第二绝缘层，其被配置于第一绝缘层上、所述第一以及第二衬垫的各自的侧面上及上表面上，第二绝缘层具有位于所述第一以及第二衬垫的各自的上表面上的开口部。所述第一以及第二衬垫的各自的厚度为2μm以上，所述第二绝缘层的厚度为所述第一以及第二衬垫的各自的厚度的2/5倍以下，所述第一衬垫与所述第二衬垫之间的距离为所述第一以及第二衬垫的各自的厚度的4倍以上。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.027 seconds)
