碳化硅MOSFET器件的元胞结构及碳化硅MOSFET器件

    公开(公告)号:CN112786679A

    公开(公告)日:2021-05-11

    申请号:CN201911089381.4

    申请日:2019-11-08

    Abstract: 本公开提供一种碳化硅MOSFET器件的元胞结构及碳化硅MOSFET器件。该碳化硅MOSFET器件的元胞结构包括:位于元胞结构两侧且在所述漂移层表面内设置的第二导电类型阱区、位于所述阱区表面内的第一导电类型源区和位于元胞结构中心且与所述源区、所述阱区以及所述漂移层接触的栅结构。还包括位于所述源区上方且与所述源区形成欧姆接触的源极金属层,在元胞结构两侧,所述漂移层于其未被所述阱区覆盖的区域向下设置有侧部沟槽,所述侧部沟槽中设置有与所述侧部沟槽下方的所述漂移层形成肖特基接触的肖特基金属层。本公开通过在碳化硅MOSFET器件的元胞结构级别集成了SBD,改善碳化硅双极退化现象,提高芯片可靠性,并降低模块封装成本、提高模块电气特性。

    一种碳化硅沟槽结构的制造方法

    公开(公告)号:CN111128717A

    公开(公告)日:2020-05-08

    申请号:CN201811273390.4

    申请日:2018-10-30

    Abstract: 本发明公开了一种碳化硅沟槽结构的制造方法,包括如下步骤,在碳化硅晶圆表面上生长第一刻蚀掩膜层;在碳化硅晶圆待制作沟槽区域的上方形成光刻胶;生长覆盖第一刻蚀掩膜层和光刻胶的第二刻蚀掩膜层;去除位于光刻胶上的部分第二刻蚀掩膜层和光刻胶,并形成第二刻蚀掩膜层的沟槽刻蚀窗口;利用带有沟槽刻蚀窗口的第二刻蚀掩膜层对第一刻蚀掩膜层进行刻蚀,形成第一刻蚀掩膜层的沟槽刻蚀窗口;分别以带有沟槽刻蚀窗口的第一、二刻蚀掩膜层为掩膜进行初步刻蚀和二次刻蚀,以形成目标沟槽。本发明实现了高深宽比、侧壁垂直且底部圆滑的碳化硅沟槽结构的制造,同时还实现了高速率刻蚀。

    一种碳化硅金属污染处理方法

    公开(公告)号:CN108022827B

    公开(公告)日:2020-05-05

    申请号:CN201610950062.8

    申请日:2016-11-02

    Abstract: 本发明涉及一种碳化硅金属污染的处理方法,其包括:步骤A,采用清洗液对被金属污染的碳化硅晶圆进行预清洗处理;步骤B,通过电场作用对经预处理的碳化硅晶圆进行清洗处理;步骤C,对步骤B得到的碳化硅晶圆进行洗涤、干燥处理,制得经处理的碳化硅晶圆;以步骤A至步骤C为1次处理计,对被金属污染的碳化硅晶圆进行N次处理,直至第N次处理所得经处理的碳化硅晶圆表面的金属离子浓度小于5×1010cm‑2;其中,N为正整数;当N≥2时,将第N‑1次处理所得经处理的碳化硅晶圆作为第N次处理的被金属污染的碳化硅晶圆进行预清洗处理。本发明方法操作简单,所用清洗装置简单,能有效去除碳化硅晶圆表面的金属杂质,对所有种类的金属离子污染都具有普适性。

    一种碳化硅U型槽的制备方法

    公开(公告)号:CN110858540A

    公开(公告)日:2020-03-03

    申请号:CN201810961566.9

    申请日:2018-08-22

    Abstract: 本发明公开了一种碳化硅U型槽的制备方法,包括如下步骤:(1)在SiC材料表面淀积氮化硅层;(2)在氮化硅层表面制备留有待刻蚀区域窗口的第一光刻胶层;(3)以第一光刻胶层为掩膜,对待刻蚀区域窗口对应的氮化硅层进行刻蚀,待刻蚀完成后去除第一光刻胶层;(4)以经刻蚀的氮化硅层为掩膜,将与待刻蚀区域对应的部分SiC氧化为二氧化硅层;(5)腐蚀去除氮化硅层;(6)腐蚀去除二氧化硅层得到缓变沟槽底;(7)在缓变沟槽底外的SiC材料上表面区域制备第二光刻胶层;(8)以第二光刻胶层为掩膜,刻蚀SiC材料以将缓变沟槽底结构转移到U型沟槽底。本发明能制备得到侧壁陡直、底部平缓、光滑的U型槽结构。

    碳化硅半导体基材沟槽栅蚀刻方法

    公开(公告)号:CN108074800B

    公开(公告)日:2020-01-14

    申请号:CN201611021916.0

    申请日:2016-11-16

    Abstract: 本发明涉及碳化硅半导体基材沟槽栅蚀刻方法。该方法包括以下步骤:步骤一:在半导体基材的表面上设置第一掩膜,并且在第一掩膜上形成暴露半导体基材的窗口区;步骤二:通过窗口区对半导体基材进行第一次蚀刻并形成第一沟槽,第一沟槽的的底壁通过弧面与侧壁相连,弧面与所述底壁和侧壁相切并且背向底壁延伸;步骤三:除去半导体基材上的第一掩膜,并且在第一沟槽的底壁上形成第二掩膜,相邻的第一沟槽之间为半导体基材的暴露部分;步骤四:在第二掩膜的保护下,进行第二次蚀刻以蚀刻半导体基材的暴露部分并形成第二沟槽,第二沟槽的深度大于第一沟槽的深度,并且第一沟槽的弧面形成为第二沟槽的侧壁的顶部边缘。

    碳化硅基肖特基接触制作方法及肖特基二极管制造方法

    公开(公告)号:CN107785250A

    公开(公告)日:2018-03-09

    申请号:CN201610785226.6

    申请日:2016-08-31

    Abstract: 本发明提供了一种碳化硅肖特基接触制作方法,包括以下步骤:a.在碳化硅基体表面溅射肖特基接触金属材料;b.将步骤a处理后的碳化硅基体进行加热处理;c.使步骤b处理后的碳化硅基体在惰性气氛下冷却;d.在冷却后的碳化硅基体表面进一步溅射阳极金属材料;e.先后刻蚀除去非肖特基接触区的阳极金属材料和肖特基接触材料,形成肖特基接触区。本发明还提供了一种碳化硅肖特基二极管的制造方法。本发明在形成肖特基接触图形中只需进行一次光刻,简化了肖特基接触的形成步骤。本发明提供的肖特基接触制作方法可有效防止肖特基接触金属被自然氧化,同时防止肖特基接触金属表面的有机物及颗粒的污染,从而提高肖特基接触和相应二极管的品质。

    一种沟槽栅碳化硅MOSFET器件及其制造方法

    公开(公告)号:CN109698237A

    公开(公告)日:2019-04-30

    申请号:CN201710993025.X

    申请日:2017-10-23

    Abstract: 本发明公开了一种沟槽栅碳化硅MOSFET器件及其制造方法。该沟槽栅碳化硅MOSFET器件包括:位于N-漂移层两侧的P+埋区;位于P+埋区之间的N+掺杂区,其厚度小于P+埋区的厚度;位于P+埋区和N+掺杂区上的P-外延层,其与N+掺杂区不接触;通过向P-外延层的中间区注入离子形成的N++掺杂区,其厚度小于P-外延层的厚度,宽度大于N+掺杂区的宽度;通过向P-外延层的未注入离子的两侧注入离子形成的P++掺杂区;通过刻蚀N++掺杂区的中间区及其下方各层级与其相对应的区域形成的位于N+掺杂区上的沟槽,沟槽宽度小于等于N+掺杂区的宽度。本发明可降低器件的导通电阻和功率损耗,同时兼顾器件体二极管续流特性。

    一种碳化硅金属污染处理方法

    公开(公告)号:CN108022827A

    公开(公告)日:2018-05-11

    申请号:CN201610950062.8

    申请日:2016-11-02

    Abstract: 本发明涉及一种碳化硅金属污染的处理方法,其包括:步骤A,采用清洗液对被金属污染的碳化硅晶圆进行预清洗处理;步骤B,通过电场作用对经预处理的碳化硅晶圆进行清洗处理;步骤C,对步骤B得到的碳化硅晶圆进行洗涤、干燥处理,制得经处理的碳化硅晶圆;以步骤A至步骤C为1次处理计,对被金属污染的碳化硅晶圆进行N次处理,直至第N次处理所得经处理的碳化硅晶圆表面的金属离子浓度小于5×1010cm‑2;其中,N为正整数;当N≥2时,将第N‑1次处理所得经处理的碳化硅晶圆作为第N次处理的被金属污染的碳化硅晶圆进行预清洗处理。本发明方法操作简单,所用清洗装置简单,能有效去除碳化硅晶圆表面的金属杂质,对所有种类的金属离子污染都具有普适性。

Patent Agency Ranking