-
公开(公告)号：CN111223755A
公开(公告)日：2020-06-02
申请号：CN201811406017.1
申请日：2018-11-23
Applicant: 株洲中车时代电气股份有限公司
Abstract: 本发明属于半导体工艺技术领域，具体公开了一种电阻芯片的制造方法及光掩膜版。该方法包括步骤：提供半导体衬底；基于预选的刻蚀图案，逐个光刻每一个电阻芯片单元保护层上的掩膜层，以将预选的刻蚀图案逐个地转移至对应的掩膜层；以及基于光刻后的掩膜层对保护层进行刻蚀，以暴露电阻薄层，所暴露的电阻薄层区域具有预选的刻蚀图案，刻蚀图案的尺寸定义电阻芯片单元的实际电阻。本发明能够保障半导体器件电学性能参数的一致性，确保同一生产批次，以及不同生产批次的半导体器件，都能具有相同的电学性能参数。
-
公开(公告)号：CN105762147A
公开(公告)日：2016-07-13
申请号：CN201610231918.6
申请日：2016-04-14
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L27/02 , H01L29/78 , H01L29/06 , H01L29/423
Abstract: 本发明公开了一种半导体功率器件版图，包括：栅极沟槽的中部为折线结构，两端延伸进入栅极接触区，并与栅极总线连接，尾端在距离栅极接触区的预定位置处相互连接，形成封闭的虚栅区；虚栅沟槽位于封闭的虚栅区中间，与栅极沟槽平行，虚栅沟槽的两端或中间形成封闭接触窗口；基区接触区位于相邻两个栅极沟槽之间，并与栅极沟槽平行；虚栅接触孔位于虚栅沟槽上的封闭接触窗口内，宽度大于虚栅沟槽的宽度；源极接触孔覆盖于基区接触区之上，宽度大于所述基区接触区的宽度，长度小于基区接触区的长度。所述栅极沟槽、虚栅沟槽以及基区接触区都包含水平与非水平部分，不同方向的沟槽能够分散芯片上的应力，有利于芯片采用更薄的晶圆进行制备。
-
公开(公告)号：CN111128717A
公开(公告)日：2020-05-08
申请号：CN201811273390.4
申请日：2018-10-30
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/308 , H01L29/06 , H01L29/16 , H01L29/423 , H01L21/336 , H01L29/78
Abstract: 本发明公开了一种碳化硅沟槽结构的制造方法，包括如下步骤，在碳化硅晶圆表面上生长第一刻蚀掩膜层；在碳化硅晶圆待制作沟槽区域的上方形成光刻胶；生长覆盖第一刻蚀掩膜层和光刻胶的第二刻蚀掩膜层；去除位于光刻胶上的部分第二刻蚀掩膜层和光刻胶，并形成第二刻蚀掩膜层的沟槽刻蚀窗口；利用带有沟槽刻蚀窗口的第二刻蚀掩膜层对第一刻蚀掩膜层进行刻蚀，形成第一刻蚀掩膜层的沟槽刻蚀窗口；分别以带有沟槽刻蚀窗口的第一、二刻蚀掩膜层为掩膜进行初步刻蚀和二次刻蚀，以形成目标沟槽。本发明实现了高深宽比、侧壁垂直且底部圆滑的碳化硅沟槽结构的制造，同时还实现了高速率刻蚀。
-
Patent Agency Ranking
公开(公告)号：CN107799592B
公开(公告)日：2020-05-08
申请号：CN201610804965.5
申请日：2016-09-06
Applicant: 株洲中车时代电气股份有限公司
Abstract: 本发明公开了一种短沟道半导体功率器件，其包括：具有重掺杂层的碳化硅晶元，其上生长有轻掺杂的外延层；设在外延层中并被外延层的一部分间隔开的第一基区和第二基区；掩模层，其设在用以将第一基区和第二基区间隔开的外延层的部分之上；二氧化硅层，其设置在掩模层的外表面上；分别处于第一基区和第二基区上的重掺杂源区，重掺杂源区与外延层的部分之间形成有沟道，其中，第一基区和所述第二基区的掺杂浓度从沟道部分的上表面向下逐渐增加。向下逐渐增加的沟道宽度，则使源区与漂移区距离增加，在器件关断状态时，漏结耗尽区可以达到更大的宽度，从而提高器件的耐压。
-
公开(公告)号：CN110957214A
公开(公告)日：2020-04-03
申请号：CN201811121879.X
申请日：2018-09-26
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/306 , H01L21/3065 , H01L21/308
Abstract: 本发明提供了一种沟槽及其蚀刻方法，上述沟槽形成在SiC衬底中，上述刻蚀方法包括：提供SiC材质衬底，在衬底表面形成硬掩膜层；在硬掩膜层表面形成光刻胶；图案化光刻胶，干法刻蚀硬掩膜层以在硬掩膜层上形成沟槽图案；以及去除光刻胶，经由硬掩膜层上的沟槽图案干法刻蚀衬底，以在衬底中形成沟槽；其中，采用特殊的刻蚀气体组合，化学腐蚀与物理轰击相结合的方法刻蚀SiC衬底材料，且刻蚀衬底所采用的组合气体的气体流量大于刻蚀硬掩膜层所采用的气体流量，刻蚀衬底所设定的射频源功率和偏压功率均大于刻蚀硬掩膜层所设定的射频源功率和偏压功率。根据本发明所提供的蚀刻方法所刻蚀的沟槽底部和顶角圆滑，侧壁陡直，能够满足后续器件的电学特性要求。
-
公开(公告)号：CN105762147B
公开(公告)日：2018-10-26
申请号：CN201610231918.6
申请日：2016-04-14
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L27/02 , H01L29/78 , H01L29/06 , H01L29/423
Abstract: 本发明公开了一种半导体功率器件版图，包括：栅极沟槽的中部为折线结构，两端延伸进入栅极接触区，并与栅极总线连接，尾端在距离栅极接触区的预定位置处相互连接，形成封闭的虚栅区；虚栅沟槽位于封闭的虚栅区中间，与栅极沟槽平行，虚栅沟槽的两端或中间形成封闭接触窗口；基区接触区位于相邻两个栅极沟槽之间，并与栅极沟槽平行；虚栅接触孔位于虚栅沟槽上的封闭接触窗口内，宽度大于虚栅沟槽的宽度；源极接触孔覆盖于基区接触区之上，宽度大于所述基区接触区的宽度，长度小于基区接触区的长度。所述栅极沟槽、虚栅沟槽以及基区接触区都包含水平与非水平部分，不同方向的沟槽能够分散芯片上的应力，有利于芯片采用更薄的晶圆进行制备。
-
公开(公告)号：CN107799592A
公开(公告)日：2018-03-13
申请号：CN201610804965.5
申请日：2016-09-06
Applicant: 株洲中车时代电气股份有限公司
Abstract: 本发明公开了一种短沟道半导体功率器件，其包括：具有重掺杂层的碳化硅晶元，其上生长有轻掺杂的外延层；设在外延层中并被外延层的一部分间隔开的第一基区和第二基区；掩模层，其设在用以将第一基区和第二基区间隔开的外延层的部分之上；二氧化硅层，其设置在掩模层的外表面上；分别处于第一基区和第二基区上的重掺杂源区，重掺杂源区与外延层的部分之间形成有沟道，其中，第一基区和所述第二基区的掺杂浓度从沟道部分的上表面向下逐渐增加。向下逐渐增加的沟道宽度，则使源区与漂移区距离增加，在器件关断状态时，漏结耗尽区可以达到更大的宽度，从而提高器件的耐压。
-
公开(公告)号：CN211350608U
公开(公告)日：2020-08-25
申请号：CN201921955406.X
申请日：2019-11-13
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/683 , H01L21/67 , G03F7/20
Abstract: 本实用新型提出了一种能够降低晶片吸附翘曲度的辅助装置及投影光刻机，本实用新型的辅助装置包括压紧基体及升降机构，所述压紧基体通过联结部与升降机构相连，所述压紧基体能够在升降机构的控制下沿竖直方向上下运动。本实用新型的能够降低晶片吸附翘曲度的辅助装置及投影光刻机，能够通过压环将翘曲片压在载片台上，可以使晶片和载片台之间形成密闭腔，完成真空吸附，同时可以保证其吸附后的平坦度达到正常晶片的水准。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.027 seconds)
