-
公开(公告)号：CN112750896B
公开(公告)日：2022-08-16
申请号：CN201911063121.X
申请日：2019-10-31
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/15 , H01L29/16 , H01L29/872 , H01L21/329
Abstract: 本公开提供一种碳化硅肖特基二极管及其制备方法。该二极管包括：第一导电类型碳化硅衬底、位于衬底上方的第一导电类型漂移层漂移层和位于漂移层上方的超晶格层，所述超晶格层包括多个交替堆叠设置的第一导电类型掺杂层和第二导电类型掺杂层。该二极管还包括位于所述衬底下方并与所述衬底形成欧姆接触的阴极，和位于所述超晶格层上方并与所述超晶格层形成肖特基接触的阳极。本公开通过在SiC SBD阳极端半导体区形成超晶格层，使得在SiC SBD阳极施加负电压，二极管肖特基接触反偏时，超晶格层可以与漂移层形成PN结，通过PN结空间电荷区降低SiC SBD器件的反向漏电，解决了SiC SBD反向漏电过大的问题，提升了SiC SBD的性能。
-
公开(公告)号：CN112713199A
公开(公告)日：2021-04-27
申请号：CN201911025571.X
申请日：2019-10-25
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/872 , H01L29/06 , H01L21/329
Abstract: 本公开提供一种碳化硅肖特基二极管及其制备方法。该二极管包括：第一导电类型碳化硅衬底、位于所述衬底上方的第一导电类型漂移层、位于所述漂移层上方的第二导电类型阻挡层和位于所述阻挡层上方的第一导电类型过渡层，所述过渡层包括用于设置所述肖特基二极管的结势垒区和位于所述结势垒区两侧的结终端保护区。本公开通过在SiC JBS漂移层上形成导电类型相反的碳化硅阻挡层，在不增加正向导通电阻的前提下，解决了SiC JBS反向漏电过大的问题，特别是反向偏压低电压时，肖特基反向漏电随电压增长而快速增大的问题。
-
公开(公告)号：CN110957214A
公开(公告)日：2020-04-03
申请号：CN201811121879.X
申请日：2018-09-26
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/306 , H01L21/3065 , H01L21/308
Abstract: 本发明提供了一种沟槽及其蚀刻方法，上述沟槽形成在SiC衬底中，上述刻蚀方法包括：提供SiC材质衬底，在衬底表面形成硬掩膜层；在硬掩膜层表面形成光刻胶；图案化光刻胶，干法刻蚀硬掩膜层以在硬掩膜层上形成沟槽图案；以及去除光刻胶，经由硬掩膜层上的沟槽图案干法刻蚀衬底，以在衬底中形成沟槽；其中，采用特殊的刻蚀气体组合，化学腐蚀与物理轰击相结合的方法刻蚀SiC衬底材料，且刻蚀衬底所采用的组合气体的气体流量大于刻蚀硬掩膜层所采用的气体流量，刻蚀衬底所设定的射频源功率和偏压功率均大于刻蚀硬掩膜层所设定的射频源功率和偏压功率。根据本发明所提供的蚀刻方法所刻蚀的沟槽底部和顶角圆滑，侧壁陡直，能够满足后续器件的电学特性要求。
-
公开(公告)号：CN111128717A
公开(公告)日：2020-05-08
申请号：CN201811273390.4
申请日：2018-10-30
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/308 , H01L29/06 , H01L29/16 , H01L29/423 , H01L21/336 , H01L29/78
Abstract: 本发明公开了一种碳化硅沟槽结构的制造方法，包括如下步骤，在碳化硅晶圆表面上生长第一刻蚀掩膜层；在碳化硅晶圆待制作沟槽区域的上方形成光刻胶；生长覆盖第一刻蚀掩膜层和光刻胶的第二刻蚀掩膜层；去除位于光刻胶上的部分第二刻蚀掩膜层和光刻胶，并形成第二刻蚀掩膜层的沟槽刻蚀窗口；利用带有沟槽刻蚀窗口的第二刻蚀掩膜层对第一刻蚀掩膜层进行刻蚀，形成第一刻蚀掩膜层的沟槽刻蚀窗口；分别以带有沟槽刻蚀窗口的第一、二刻蚀掩膜层为掩膜进行初步刻蚀和二次刻蚀，以形成目标沟槽。本发明实现了高深宽比、侧壁垂直且底部圆滑的碳化硅沟槽结构的制造，同时还实现了高速率刻蚀。
-
公开(公告)号：CN108074800B
公开(公告)日：2020-01-14
申请号：CN201611021916.0
申请日：2016-11-16
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/04 , H01L21/3065 , H01L21/336
Abstract: 本发明涉及碳化硅半导体基材沟槽栅蚀刻方法。该方法包括以下步骤：步骤一：在半导体基材的表面上设置第一掩膜，并且在第一掩膜上形成暴露半导体基材的窗口区；步骤二：通过窗口区对半导体基材进行第一次蚀刻并形成第一沟槽，第一沟槽的的底壁通过弧面与侧壁相连，弧面与所述底壁和侧壁相切并且背向底壁延伸；步骤三：除去半导体基材上的第一掩膜，并且在第一沟槽的底壁上形成第二掩膜，相邻的第一沟槽之间为半导体基材的暴露部分；步骤四：在第二掩膜的保护下，进行第二次蚀刻以蚀刻半导体基材的暴露部分并形成第二沟槽，第二沟槽的深度大于第一沟槽的深度，并且第一沟槽的弧面形成为第二沟槽的侧壁的顶部边缘。
-
Patent Agency Ranking
公开(公告)号：CN112750896A
公开(公告)日：2021-05-04
申请号：CN201911063121.X
申请日：2019-10-31
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/15 , H01L29/16 , H01L29/872 , H01L21/329
Abstract: 本公开提供一种碳化硅肖特基二极管及其制备方法。该二极管包括：第一导电类型碳化硅衬底、位于衬底上方的第一导电类型漂移层漂移层和位于漂移层上方的超晶格层，所述超晶格层包括多个交替堆叠设置的第一导电类型掺杂层和第二导电类型掺杂层。该二极管还包括位于所述衬底下方并与所述衬底形成欧姆接触的阴极，和位于所述超晶格层上方并与所述超晶格层形成肖特基接触的阳极。本公开通过在SiC SBD阳极端半导体区形成超晶格层，使得在SiC SBD阳极施加负电压，二极管肖特基接触反偏时，超晶格层可以与漂移层形成PN结，通过PN结空间电荷区降低SiC SBD器件的反向漏电，解决了SiC SBD反向漏电过大的问题，提升了SiC SBD的性能。
-
公开(公告)号：CN111223755A
公开(公告)日：2020-06-02
申请号：CN201811406017.1
申请日：2018-11-23
Applicant: 株洲中车时代电气股份有限公司
Abstract: 本发明属于半导体工艺技术领域，具体公开了一种电阻芯片的制造方法及光掩膜版。该方法包括步骤：提供半导体衬底；基于预选的刻蚀图案，逐个光刻每一个电阻芯片单元保护层上的掩膜层，以将预选的刻蚀图案逐个地转移至对应的掩膜层；以及基于光刻后的掩膜层对保护层进行刻蚀，以暴露电阻薄层，所暴露的电阻薄层区域具有预选的刻蚀图案，刻蚀图案的尺寸定义电阻芯片单元的实际电阻。本发明能够保障半导体器件电学性能参数的一致性，确保同一生产批次，以及不同生产批次的半导体器件，都能具有相同的电学性能参数。
-
公开(公告)号：CN108074800A
公开(公告)日：2018-05-25
申请号：CN201611021916.0
申请日：2016-11-16
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/04 , H01L21/3065 , H01L21/336
Abstract: 本发明涉及碳化硅半导体基材沟槽栅蚀刻方法。该方法包括以下步骤：步骤一：在半导体基材的表面上设置第一掩膜，并且在第一掩膜上形成暴露半导体基材的窗口区；步骤二：通过窗口区对半导体基材进行第一次蚀刻并形成第一沟槽，第一沟槽的底壁通过弧面与侧壁相连，弧面与所述底壁和侧壁相切并且背向底壁延伸；步骤三：除去半导体基材上的第一掩膜，并且在第一沟槽的底壁上形成第二掩膜，相邻的第一沟槽之间为半导体基材的暴露部分；步骤四：在第二掩膜的保护下，进行第二次蚀刻以蚀刻半导体基材的暴露部分并形成第二沟槽，第二沟槽的深度大于第一沟槽的深度，并且第一沟槽的弧面形成为第二沟槽的侧壁的顶部边缘。
-
公开(公告)号：CN107275393A
公开(公告)日：2017-10-20
申请号：CN201610216970.4
申请日：2016-04-08
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/24 , H01L29/06 , H01L29/78 , H01L21/336
CPC classification number: H01L29/24 , H01L29/0615 , H01L29/66477 , H01L29/78
Abstract: 本发明涉及一种碳化硅金属-氧化物-半导体场效应晶体管器件，其特征在于，在所述金属-氧化物-半导体场效应晶体管器件的结型场效应晶体管区，沿垂直于沟道并平行于SiO2/SiC界面的方向上交替分布有p型掺杂区域和n型掺杂区域。本发明还涉及其制备方法。
-
公开(公告)号：CN112713199B
公开(公告)日：2022-10-11
申请号：CN201911025571.X
申请日：2019-10-25
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/872 , H01L29/06 , H01L21/329
Abstract: 本公开提供一种碳化硅肖特基二极管及其制备方法。该二极管包括：第一导电类型碳化硅衬底、位于所述衬底上方的第一导电类型漂移层、位于所述漂移层上方的第二导电类型阻挡层和位于所述阻挡层上方的第一导电类型过渡层，所述过渡层包括用于设置所述肖特基二极管的结势垒区和位于所述结势垒区两侧的结终端保护区。本公开通过在SiC JBS漂移层上形成导电类型相反的碳化硅阻挡层，在不增加正向导通电阻的前提下，解决了SiC JBS反向漏电过大的问题，特别是反向偏压低电压时，肖特基反向漏电随电压增长而快速增大的问题。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.027 seconds)
