公开(公告)号：CN107275393A

公开(公告)日：2017-10-20

申请号：CN201610216970.4

申请日：2016-04-08

Applicant: 株洲中车时代电气股份有限公司

Inventor： 高云斌 ,  李诚瞻 ,  赵艳黎 ,  陈喜明 ,  蒋华平 ,  刘国友

IPC: H01L29/24 ,  H01L29/06 ,  H01L29/78 ,  H01L21/336

CPC classification number: H01L29/24 ,  H01L29/0615 ,  H01L29/66477 ,  H01L29/78

Abstract: 本发明涉及一种碳化硅金属-氧化物-半导体场效应晶体管器件，其特征在于，在所述金属-氧化物-半导体场效应晶体管器件的结型场效应晶体管区，沿垂直于沟道并平行于SiO2/SiC界面的方向上交替分布有p型掺杂区域和n型掺杂区域。本发明还涉及其制备方法。

公开(公告)号：CN109698237A

公开(公告)日：2019-04-30

申请号：CN201710993025.X

申请日：2017-10-23

Applicant: 株洲中车时代电气股份有限公司

Inventor： 赵艳黎 ,  李诚瞻 ,  高云斌 ,  蒋华平 ,  陈喜明 ,  戴小平

IPC: H01L29/78 ,  H01L21/04

Abstract: 本发明公开了一种沟槽栅碳化硅MOSFET器件及其制造方法。该沟槽栅碳化硅MOSFET器件包括：位于N-漂移层两侧的P+埋区；位于P+埋区之间的N+掺杂区，其厚度小于P+埋区的厚度；位于P+埋区和N+掺杂区上的P-外延层，其与N+掺杂区不接触；通过向P-外延层的中间区注入离子形成的N++掺杂区，其厚度小于P-外延层的厚度，宽度大于N+掺杂区的宽度；通过向P-外延层的未注入离子的两侧注入离子形成的P++掺杂区；通过刻蚀N++掺杂区的中间区及其下方各层级与其相对应的区域形成的位于N+掺杂区上的沟槽，沟槽宽度小于等于N+掺杂区的宽度。本发明可降低器件的导通电阻和功率损耗，同时兼顾器件体二极管续流特性。

公开(公告)号：CN107799592B

公开(公告)日：2020-05-08

申请号：CN201610804965.5

申请日：2016-09-06

Applicant: 株洲中车时代电气股份有限公司

Inventor： 郑昌伟 ,  蒋华平 ,  戴小平

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/04

Abstract: 本发明公开了一种短沟道半导体功率器件，其包括：具有重掺杂层的碳化硅晶元，其上生长有轻掺杂的外延层；设在外延层中并被外延层的一部分间隔开的第一基区和第二基区；掩模层，其设在用以将第一基区和第二基区间隔开的外延层的部分之上；二氧化硅层，其设置在掩模层的外表面上；分别处于第一基区和第二基区上的重掺杂源区，重掺杂源区与外延层的部分之间形成有沟道，其中，第一基区和所述第二基区的掺杂浓度从沟道部分的上表面向下逐渐增加。向下逐渐增加的沟道宽度，则使源区与漂移区距离增加，在器件关断状态时，漏结耗尽区可以达到更大的宽度，从而提高器件的耐压。

公开(公告)号：CN107799592A

公开(公告)日：2018-03-13

申请号：CN201610804965.5

申请日：2016-09-06

Applicant: 株洲中车时代电气股份有限公司

Inventor： 郑昌伟 ,  蒋华平 ,  戴小平

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/04

Abstract: 本发明公开了一种短沟道半导体功率器件，其包括：具有重掺杂层的碳化硅晶元，其上生长有轻掺杂的外延层；设在外延层中并被外延层的一部分间隔开的第一基区和第二基区；掩模层，其设在用以将第一基区和第二基区间隔开的外延层的部分之上；二氧化硅层，其设置在掩模层的外表面上；分别处于第一基区和第二基区上的重掺杂源区，重掺杂源区与外延层的部分之间形成有沟道，其中，第一基区和所述第二基区的掺杂浓度从沟道部分的上表面向下逐渐增加。向下逐渐增加的沟道宽度，则使源区与漂移区距离增加，在器件关断状态时，漏结耗尽区可以达到更大的宽度，从而提高器件的耐压。